一种利用外延工艺制备鳍形场效应晶体管的方法技术

本发明专利技术提供一种利用选择外延工艺制备鳍形场效应晶体管的方法，属于半导体集成电路制造技术领域。该方法采用ＳＯＩ晶片为衬底，首先在衬底表面生长一层薄介质层，然后进行光刻和刻蚀薄介质层和ＳＯＩ的半导体膜层形成半导体条，对该半导体条的中间部分进行重掺杂；然后以半导体条为衬底选择外延生长半导体膜，在半导体条的两侧形成无掺杂半导体膜；腐蚀掉半导体条顶部的薄介质层和半导体条中间的重掺杂部分，留下半导体条两侧的半导体膜和半导体条两端的未掺杂区域，以该半导体膜作为超薄Ｆｉｎ体，生长栅介质层和栅电极材料，制得超薄Ｆｉｎ体的鳍形场效应晶体管。本发明专利技术Ｆｉｎ体的厚度由外延工艺决定，因此Ｆｉｎ体厚度、Ｆｉｎ体形貌的均匀性都会有很大的提高和改善。

【技术实现步骤摘要】

本专利技术属于半导体集成电路及其制造
，尤其涉及一种鳍形场效应晶体管 (FinFET)的制备方法。
技术介绍
自集成电路专利技术以来，其性能一直稳步提高。性能的提高主要是通过不断縮小集成电 路器件的尺寸来实现的。目前，集成电路器件(M0SFET)的特征尺寸已缩小到纳米尺度。 在此尺度下，各种基本的和实际的限制开始出现，使得建立在硅平面CMOS技术之上的集 成电路技术的发展正遭受前所未有的挑战。 一般认为，经过努力，CMOS技术仍有可能推 进到20纳米甚至10纳米技术节点，但在45纳米节点之后，传统的平面CMOS技术将很难 进一步发展，新的技术必须适时产生。因此近年来，集成电路新技术的研发活动在世界范 围内都非常活跃。在所提出的各种新技术当中，多栅MOS器件技术被认为是最有希望在 亚45纳米节点后得到应用的技术。这是因为，与传统单栅器件相比，多栅器件具有更强 的短沟道抑制能力，更好的亚阈特性、更高的驱动能力以及能带来更高的电路密度。目前，FinFET (鳍形场效应晶体管)器件因其自对准结构可由常规的平面CMOS工艺 来实现，从而成为最有希望的多栅器件。FinFET在结构上可分为本文档来自技高网...

【技术保护点】
一种利用外延工艺制备鳍形场效应晶体管的方法，包括以下步骤：１）采用ＳＯＩ晶片为衬底，首先在衬底表面生长一层薄介质层，然后光刻、刻蚀薄介质层和ＳＯＩ的半导体膜层形成半导体条，并对半导体的中间部分进行重掺杂；２）以该半导体条为衬 底选择外延生长半导体材料，所述半导体条的底部和顶部均由介质覆盖，在半导体条的两侧形成无掺杂的半导体膜；３）腐蚀掉半导体条顶部的薄介质层，显露出半导体条自身的顶部。利用掺杂浓度不同造成的巨大腐蚀速度差，腐蚀掉半导体条中间的重掺杂部分， 留下半导体条两侧的半导体膜和半导体条两端的未掺杂区域；４）以半导体条两侧的半导体膜作为超薄Ｆｉｎ...

【技术特征摘要】
1、一种利用外延工艺制备鳍形场效应晶体管的方法，包括以下步骤1)采用SOI晶片为衬底，首先在衬底表面生长一层薄介质层，然后光刻、刻蚀薄介质层和SOI的半导体膜层形成半导体条，并对半导体的中间部分进行重掺杂；2)以该半导体条为衬底选择外延生长半导体材料，所述半导体条的底部和顶部均由介质覆盖，在半导体条的两侧形成无掺杂的半导体膜；3)腐蚀掉半导体条顶部的薄介质层，显露出半导体条自身的顶部。利用掺杂浓度不同造成的巨大腐蚀速度差，腐蚀掉半导体条中间的重掺杂部分，留下半导体条两侧的半导体膜和半导体条两端的未掺杂区域；4)以半导体条两侧的半导体膜作为超薄Fin体，生长栅介质层和控制栅，接着光刻和刻蚀控制栅以形成栅电极图形，之后进行控制栅和源、漏区域的掺杂；5)最后是常规的CMOS后道工序，包括生长钝化层和形成过孔以及金属化等。2、 如权利要求1所述的利用外延工艺制备鳍形场效应晶体管的方法，其特征在于在所述步骤l)中对半导体条进行离子注入掺杂，注入能量为20KeV...

【专利技术属性】
技术研发人员：张盛东，李定宇，陈文新，韩汝琦，
申请(专利权)人：北京大学，
类型：发明
国别省市：11[中国|北京]