在半导体器件中形成图案的方法技术

本发明专利技术公开一种用于形成半导体器件的精细图案的方法，包括：形成半导体基板上的第一硬掩模层和所述第一硬掩模层上的第二硬掩模层；利用线／距掩模作为蚀刻掩模而选择性地蚀刻所述第二硬掩模层和所述第一硬掩模层，以形成第二硬掩模层图案和第一硬掩模层图案；形成填充所述第二硬掩模层图案和所述第一硬掩模层图案的绝缘膜；利用所述绝缘膜作为蚀刻掩模而选择性地蚀刻所述第二硬掩模层图案及下面的第一硬掩模层图案，以形成覆盖第三硬掩模层图案的第四硬掩模层图案；移除所述绝缘膜和所述第四硬掩模层图案；利用所述第三硬掩模层图案作为蚀刻掩模将所述半导体基板图案化，以形成精细图案。

【技术实现步骤摘要】

本专利技术涉及存储器件。更具体地说，本专利技术涉及采用自对准双 重曝光技术在半导体器件中形成图案的方法。
技术介绍
一般而言，例如动态随机存取存储器(DRAM)等半导体器件 包括大量精细图案。这种图案通过光刻工序而形成。为了通过光刻工 序形成图案，将光阻(PR)膜涂覆在将要图案化的目标层上。然后， 执行曝光过程以改变PR膜的特定部分的溶解度。接下来，执行显影 过程以形成露出目标层的PR图案。也就是说，PR图案是通过移除 溶解度已改变的部分或是通过移除溶解度未改变的部分而形成的。之 后，利用PR图案来蚀刻露出的目标层，然后再剥除PR图案以形成 目标层图案。在光刻工序中，分辨率和聚焦深度(DOF)是两个重要的因素。分辨率(R)可以用如下等式(1)来表示。7 = &丄 (1) 1妮其中kl是由PR膜的种类和厚度所决定的常数，X是光源的波 长，而NA则代表曝光设备的数值孔径。根据等式(i)，光源的波长(越短，并且曝光设备的NA越大，形成于晶片上的图案就越精细。然而，所用的光源波长( 和曝光设备的NA还无法跟上目前半导体器件集成度的快速发展。因 此，已经采用各种方法来应用改善分辨率本文档来自技高网...

【技术保护点】
一种在半导体器件中形成精细图案的方法，所述方法包括：形成半导体基板上的第一硬掩模层和所述第一硬掩模层上的第二硬掩模层；利用线／距掩模作为蚀刻掩模而选择性地蚀刻所述第二硬掩模层和所述第一硬掩模层，以形成第二硬掩模层图案和第一硬 掩模层图案，所述第二硬掩模层图案的上部线宽窄于下部宽度；形成填充所述第二硬掩模层图案和所述第一硬掩模层图案的绝缘膜；利用所述绝缘膜作为蚀刻掩模而选择性地蚀刻所述第二硬掩模层图案及下面的第一硬掩模层图案，以形成第三硬掩模层图案 和下面的第四硬掩模层图案；移除所述绝缘膜和所述第三硬掩模层图案；以及利用所述第四硬掩模层...

【技术特征摘要】
KR 2006-12-28 10-2006-01370081. 一种在半导体器件中形成精细图案的方法，所述方法包括形成半导体基板上的第一硬掩模层和所述第一硬掩模层上的第二硬掩模层；利用线/距掩模作为蚀刻掩模而选择性地蚀刻所述第二硬掩模层和所述第一硬掩模层，以形成第二硬掩模层图案和第一硬掩模层图案，所述第二硬掩模层图案的上部线宽窄于下部宽度；形成填充所述第二硬掩模层图案和所述第一硬掩模层图案的绝缘膜；利用所述绝缘膜作为蚀刻掩模而选择性地蚀刻所述第二硬掩模层图案及下面的第一硬掩模层图案，以形成第三硬掩模层图案和下面的第四硬掩模层图案；移除所述绝缘膜和所述第三硬掩模层图案；以及利用所述第四硬掩模层图案作为蚀刻掩模而将所述半导体基板图案化，以形成精细图案。2. 如权利要求l所述的方法，其中，形成所述第二硬掩模层图案和所述第一硬掩模层图案的步骤包括利用线/距掩模作为蚀刻掩模而选择性地蚀刻所述第二硬 掩模层和所述第一硬掩模层，以形成第五硬掩模层图案和所述第一硬 掩模层图案；以及选择性地蚀刻所述第五硬掩模层图案，以形成所述第二硬 掩模层图案，所述第二硬掩模层图案的上部线宽窄于下部宽度。3. 如权利要求2所述的方法，其中，蚀刻所述第二硬掩模层和所述第一硬掩模层的步骤包括采用 各向异性干式蚀刻方法进行蚀刻。4. 如权利要求2所述的方法，其中，蚀刻所述第五硬掩模层的步骤包括采用各向同性湿式蚀刻方 法进行蚀刻。5. 如权利要求l所述的方法，其中，所述第二硬掩模层图案的上部线宽与下部宽度的比率在大约1.5: 2.5至0.5: 3.5的范围内。6. 如权利要求l所述的方法，其中，所述第二硬掩模层图案的上部线宽与下部宽度的比率基本上是大约1: 3。7. 如权利要求l所述的方法，还包括利用线/距掩模在所述第二硬掩模层上形成光阻图案。8. 如权利要求7所述的方法，其中，所述光阻图案的线宽与限定于相邻光阻...

【专利技术属性】
技术研发人员：潘槿道，卜喆圭，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]