像素结构制造技术

本发明专利技术公开了一种像素结构，配置于一基板上并与一扫描线及一数据线电性连接，像素结构包括一半导体图案以及一像素电极。半导体图案包括至少二通道区、至少一掺杂区以及一源极区与一漏极区。通道区位于扫描线下方，其中通道区具有不同的宽度长度比值。掺杂区连接于通道区之间。像素电极与漏极区电性连接，其中源极区连接于其中一个通道区与数据线之间，而漏极区接于另一个通道区与像素电极之间。扫描线在不同的通道区上方具有不同的宽度，且各通道区的一长度与扫描线的宽度相等。

【技术实现步骤摘要】

本专利技术涉及一种像素结构，且尤其涉及一种具有多通道区的像素结构。技术背景薄膜晶体管显示器(Thin Film Transistor Liquid Crystal Display, TFT-LCD)已成为目前许多平面显示器中的主流。根据通道层材质的选择，薄 膜晶体管液晶显示器可分为非晶硅薄膜晶体管(amorphous silicon TFT)液晶 显示器及低温多晶硅薄膜晶体管(Low-Temperature PolySilicon Thin Film Transistor, LTPS-TFT)液晶显示器等两种。由于低温多晶硅薄膜晶体管的电子迁移率可以达到200cm7V-sec以上， 所以可使薄膜晶体管元件所占面积更小以符合高开口率(aperture)的需求， 进而增进显示器的显示亮度并减少整体的功率消耗问题。但相对来说，低温多 晶硅薄膜晶体管也具有较高的漏电流(leakage current)(约为l(T微安培)， 而且容易在漏极(drain)诱发热载子效应(hot carrier effect)，进而导 致元件退化。因此，现今多在低温多晶硅薄膜晶体管中的通道区与源极/漏极 的本文档来自技高网...

【技术保护点】
一种像素结构，配置于一基板上并与一扫描线及一数据线电性连接，其特征在于，该像素结构包括：一半导体图案，该半导体图案包括：至少二通道区，位于该扫描线下方，其中该些通道区具有不同的宽度长度比值；至少一掺杂区，连接于该些通道区之间；一源极区与一漏极区；以及一像素电极，与该漏极区电性连接，其中该源极区连接于其中一个通道区与该数据线之间，而该漏极区接于另一个通道区与该像素电极之间；其中，该扫描线在不同的通道区上方具有不同的宽度，且各该通道区的一长度与该扫描线的一宽度相等。

【技术特征摘要】
1.一种像素结构，配置于一基板上并与一扫描线及一数据线电性连接，其特征在于，该像素结构包括一半导体图案，该半导体图案包括至少二通道区，位于该扫描线下方，其中该些通道区具有不同的宽度长度比值；至少一掺杂区，连接于该些通道区之间；一源极区与一漏极区；以及一像素电极，与该漏极区电性连接，其中该源极区连接于其中一个通道区与该数据线之间，而该漏极区接于另一个通道区与该像素电极之间；其中，该扫描线在不同的通道区上方具有不同的宽度，且各该通道区的一长度与该扫描线的一宽度相等。2. 根据权利要求1所述的像素结构，其特征在于，该扫描线具有一分支， 该分支垂直于该扫描线。3. 根据权利要求2所述的像素结构，其特征在于，至少一该通道区位于该 分支下方，且位于该分支下方的该通道区的长度与该分支的宽度相同。4. 根据权利要求1所述的像素结构，其特征在于，该半导体图案包括一多 晶硅图案。5. 根据权利要求4所述的像素结构，其特征在于，该半导体图案还包括一 电容电极，与该漏极区以及该像素电极电性连接，该电容电极位于该像素电极 下方。6. 根据权利要求5所述的像素结构，其特征在于，还包括一共享电极，配 置于该电容电极与该像素电极之间。7. 根据权利要求1所述的像素结构，其特征在于，该掺杂区的形状包括L 形或是U形。8. 根据权利要求1所述的像素结构，其特征在于，该通道区下方的部份 该扫描线、该源极区与该漏极区构成一多晶硅薄膜晶体管。9. 一种像素结构，其特征在于，包括-一扫描线，具有一分支；--数...

【专利技术属性】
技术研发人员：萧嘉强，罗诚，胡至仁，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]