半导体装置及其制造方法制造方法及图纸

一种半导体装置，包括：第一导电类型的半导体基体；与所述半导体基体相接触的异质半导体区域；隔着栅极绝缘膜与所述异质半导体区域和所述半导体基体之间的接合部的一部分相邻的栅电极；连接至所述异质半导体区域的源电极；以及连接至所述半导体基体的漏电极。所述异质半导体区域具有与所述半导体基体的带隙不同的带隙。所述异质半导体区域包括第一异质半导体区域和第二异质半导体区域。在形成所述栅极绝缘膜之前形成所述第一异质半导体区域，在形成所述栅极绝缘膜之后形成所述第二异质半导体区域。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种。技术背景应晶体管。在已知的示例中，通过施加到栅电极的电压来控制异质界面处的势垒(barrier)厚度，并且当元件导通时，通过隧道 电流(tunneling current;K吏载；危子(carrier)能够通过。这种利用异 质界面的场效应晶体管没有例如MOSFET中的沟道区域 (channel region),但是具有较少受高沟道电阻影响的装置结构。 因此，提供了一种具有高击穿电压和低导通电阻(on-resistance) 的功率半导体开关。
技术实现思路
在已知技术中，由于如下结构与漏电极形成欧姆接触的 碳化硅(SiC)和连接至源电极的多晶硅(poly-Si)形成异质结，并 且栅电极隔着栅极绝缘膜与异质结的一部分相邻，因而当元件 导通时，电流沿着栅极绝缘膜和多晶珪之间的界面以及栅极绝 缘膜和碳化硅(SiC)之间的界面流动。由于延伸几微米的沟道区 域不存在的结构，因而界面迁移率的影响比MOSFET中的小。然而，界面迁移率越高越有利。因此，可以想象通过在N;zO等环境中进行高温热处理来降低界面态。此外，存在如下情况 为了通过控制成为电流通路的poly-Si的晶粒(grain)尺寸来进一 步减小导通电阻，对poly-Si层进行高温热处理。然而，存在这 样的顾虑，即，这种高温热处理可能对决定元件的截止特性的异质界面有不利的影响。具体地，存在可能降低反向击穿电压 的顾虑。考虑到上述问题完成了本专利技术。本专利技术的目的在于提供一 种具有低导通电阻和显著改善的反向特性的半导体装置及其制 造方法。所提供的半导体装置包括具有与第一导电类型的半导体 基体(semiconductor base)的带隙不同的带隙的异质半导体区 域；隔着栅极绝缘膜与所述异质半导体区域和所述半导体基体 之间的接合部(junction)的 一部分相邻形成的栅电极；连接至所 述异质半导体区域的源电极；以及与所述半导体基体欧姆接触 的漏电极。所述异质半导体区域包括第一和第二异质半导体区 域。在形成所述栅极绝缘膜之前形成所述第 一异质半导体区域， 在形成所述栅极绝缘膜之后形成所述第二异质半导体区域。附图说明图l示出了作为根据本专利技术第一实施例的半导体装置的场 效应晶体管的横截面装置结构；图2A ~ 21是示出图1所示的根据本专利技术第 一 实施例的场效 应晶体管的制造方法的横截面图；图3示出了作为本专利技术第二实施例的场效应晶体管的横截 面装置结构；图4是示出图3所示的根据本专利技术第二实施例的场效应晶体 管的制造方法的横截面图；图5示出了沿着图7的V-V'线所截取的作为本专利技术第三实施 例的场效应晶体管的横截面装置结构；图6示出了沿着图7的VI-VI'线所截取的作为本专利技术第三实 施例的场效应晶体管的横截面装置结构；图7示出了作为本专利技术第三实施例的场效应晶体管的平面布局；图8示出了作为本专利技术第四实施例的场效应晶体管的横截 面装置结构；以及图9A ~ 9H是示出图8所示的根据本专利技术第四实施例的场效 应晶体管的制造方法的横截面图。具体实施方式在下文中，将使用实施例来说明实施本专利技术的最佳方式。 第一实施例将使用图l来说明本专利技术的第一实施例。图l示出了作为根 据本专利技术的半导体装置的场效应晶体管的横截面装置结构。该 图对应于两个单位单元(unit cell)彼此相对放置的横截面。实际 上，并行连接多个这样的单元以形成元件，但是以该横截面结 构为代表来进行说明。首先，说明结构。在重掺杂N型(N+型)SiC衬底区域l的一 个主表面上，形成轻掺杂N型(N-型)SiC漏极区域2。 SiC衬底区 域l和SiC漏极区域2构成了第一导电类型的半导体基体。SiC漏 极区域2由生长在SiC衬底区域1上的外延层制成。SiC有几种多 型体(晶体多形体)。这里，假设SiC是作为其代表的4H-SiC来进 行说明。SiC也可以是其中的另 一种，即6H-SiC或3C-SiC。在 本实施例以及随后的实施例中，N型为第一导电类型，P型为第 二导电类型。在图l中，省略了 SiC衬底区域l和SiC漏极区域2的厚度的概 念。实际上，SiC衬底区域l具有几百微米的厚度，而SiC漏极区 域2具有约几微米~十几微米的厚度。在N-型SiC漏极区域2的 一 个主表面侧(SiC衬底区域1的相对侧)，与SiC漏极区域2相接触地形成P+型异质半导体区域3, 该P+型异质半导体区域3是将多晶硅(poly-Si)作为组成材料的 第二异质半导体区域。SiC和多晶硅的带隙彼此不同，并且其电 子亲和力(electron affinity)也彼此不同。因此，在二者之间的界 面处形成了异质结(这就是为什么将多晶硅用于异质半导体区 域的原因)。此外，在N-型SiC漏极区域2的主表面侧(SiC衬底区域1的相 对侧)的 一 部分上，与S i C漏极区域2相接触地形成作为第 一 异质 半导体区域的N+型异质半导体区域4。以重叠的方式在这些N十 型异质半导体区域4上形成P+型异质半导体区域3。即，N+型异 质半导体区域4和P+型异质半导体区域3在从源电极8到漏电极 9的方向上有相互重叠的部分。形成隔着栅极绝缘膜5与N-型SiC漏极区域2和N+型异质半 导体区域4之间的接合部的一部分相邻的栅电极6。在栅电极6 的上面，形成盖形氧化膜(cap oxide film)7。将P+型异质半导体 区域3和N+型异质半导体区域4直接连接至源电极8。特征如下 N+型异质半导体区域4与源电极8相接触的接触部分靠近栅极 绝缘膜5;以及在当元件导通时将N+型异质半导体区域4用作电 流通路的情况下，在横向上没有诸如抽取区域(extraction region) 等的无用区域，并且提供一种有利于小型化的结构。漏电极9与SiC衬底区域1的底面形成具有低电阻的欧姆接 触。因此，半导体基体与漏电极9形成了欧姆接触。栅电极6通 过盖形氧化膜7与源电极8绝缘并隔离。下面将4吏用图2A- 2I来说明根据本实施例的场效应晶体 管的制造过程。在图2A中，形成外延地生长在N+型SiC衬底区域l的一个主 表面上的N-型SiC漏极区域2。此外，在通过预处理等对SiC漏极区域2的表面进行清洁之后，沉积成为N+型异质半导体区域4 的poly-Si层(多晶硅层)(通过相同附图标记4表示)。该层的典型 厚度在几百埃~几孩i米的范围内。在poly-Si层4沉积之后，为了 控制poly-Si的晶界(grain boundaries)尺寸并减小元件导通时电 流通^各的电阻，可以在不超过1300。C的温度下进^于高温热处理。 之后，将N+型杂质引入poly-Si层4。作为N+型杂质的引入方法， 可以使用离子注入法，或者可以-使用诸如沉积/扩散(从含杂质 的沉积层扩散)或气相扩散等方法。在图2B中，为了在主表面侧的期望位置处设置用于形成栅 电才及6的区域18，蚀刻该位置处的poly-Si层4的一部分，由此露 出轻掺杂N型(N-型)SiC漏极区域2的表面。这里，没有蚀刻轻掺 杂N型(N-型)SiC漏极区域2的表面，但是可以将其蚀刻成沟槽 (groove)。在图2C中，在主表面侧沉积将作为栅极绝缘膜5的绝缘材 料层(通过相同附图标记5表示)。该层的典型厚度在几百埃 几 千埃的范围内。然后，在例如9本文档来自技高网...

【技术保护点】
一种半导体装置，包括：　　　　第一导电类型的半导体基体；　　　　与所述半导体基体相接触的异质半导体区域，所述异质半导体区域具有与所述半导体基体的带隙不同的带隙；　　　　隔着栅极绝缘膜与所述异质半导体区域和所述半导体基体之间的接合部的一部分相邻的栅电极；　　　　连接至所述异质半导体区域的源电极；以及　　　　连接至所述半导体基体的漏电极，　　　　其中，所述异质半导体区域包括第一异质半导体区域和第二异质半导体区域，在形成所述栅极绝缘膜之前形成所述第一异质半导体区域，在形成所述栅极绝缘膜之后形成所述第二异质半导体区域。

【技术特征摘要】
【国外来华专利技术】JP 2005-9-8 260696/20051.一种半导体装置，包括第一导电类型的半导体基体；与所述半导体基体相接触的异质半导体区域，所述异质半导体区域具有与所述半导体基体的带隙不同的带隙；隔着栅极绝缘膜与所述异质半导体区域和所述半导体基体之间的接合部的一部分相邻的栅电极；连接至所述异质半导体区域的源电极；以及连接至所述半导体基体的漏电极，其中，所述异质半导体区域包括第一异质半导体区域和第二异质半导体区域，在形成所述栅极绝缘膜之前形成所述第一异质半导体区域，在形成所述栅极绝缘膜之后形成所述第二异质半导体区域。2. 根据权利要求l所述的半导体装置，其特征在于，在对 所述栅极绝缘膜进行热处理之后形成所述第二异质半导体区 域。3. 根据权利要求1或2所述的半导体装置，其特征在于，在 形成所述第二异质半导体区域之前对所述第一异质半导体区域 进行热处理。4. 根据权利要求1 3中任一项所述的半导体装置，其特征 在于，所述第一异质半导体区域和所述第二异质半导体区域在 从所述源电极到所述漏电极的方向上具有〗皮此重叠的部分，并 且所述第一异质半导体区域与所述源电极直接接触。5. 根据权利要求4所述的半导体装置，其特征在于，在所述半导体基体中形成沟槽部，所述沟槽部到达的位置比所述第 一异质半导体区域与所述半导体基体相接触的位置更靠近所述漏电极，并且所述第二异质半导体区域在所述沟槽部中与所述 半导体基体相接触。6. 根据权利要求1 3中任一项所述的半导体装置，其特征 在于，在第一横截面中的所述第一异质半导体区域和所述半导 体基体之间的接触长度与在第二横截面中的所述第一异质半导 体区域和所述半导体基体之间的接触长度不同，其中所述第一 横截面是沿着平行于所述源电极和所述漏电极之间流动的电流 且与所述4册电才及相交的平面所截取的，所述第二横截面与所述 第一横截面平行并且存在于与所述第一横截面的位置不同的位 置处，并且在所述第二横截面中所述第一异质半导体区域与所 述源电才及相4妾触。7. 根据权利要求6所述的半导体装置，其特征在于，在所 述第二横截面中的所述第一异质半导体区域和所述半导体基体之间的接触长度大于在所述第一横截面中的所述第一异质半导 体区域和所述半导体基体之间的接触长度。8. 根据权利要求1 3中任一项所述的半导体装置，其特征 在于，在沿着平行于所述源电极和所述漏电才及之间流动的电流 且与所述栅电极相交的平面所截取的横截面中的所述第 一 异质底与所述源电极相接触，所述下底与所述半导体基体相接触。9. 根据权利要求1 8中任一项所述的半导体装置，其特征 在于，所述半导体基体由碳化硅、氮化镓和金刚石中的任何一种 制成，以及所述异质半导体区域由单晶硅、多晶硅、非晶硅、锗以及 砷化镓中的任何一种制成。10. —种半导体装置的制造方法，所述半导体装置包括第 ...

【专利技术属性】
技术研发人员：下井田良雄，林哲也，星正胜，田中秀明，山上滋春，
申请(专利权)人：日产自动车株式会社，
类型：发明
国别省市：JP[日本]