半导体存储器件的制造方法技术

本发明专利技术提供一种可靠性优良的半导体存储器件的制造方法。半导体存储器件（１００）的制造方法，包括：在半导体基板（１０）的凹部形成元件隔离区域（１２）的工序；以覆盖半导体基板（１０）的凸部和元件隔离区域（１２）的方式形成由栅极电极材料构成的层的工序；将在由栅极电极材料构成的层的表面形成的掩模形成为：从凸部的上表面到上述掩模的表面的高度，比从上述元件隔离区域（１２）的表面到凸部的上表面的高度高，并对由栅极电极材料构成的层进行图案化而形成栅极电极（１４）的工序；在栅极电极（１４）的侧面、且是与具有凹凸部的半导体基板的凸部接触的面的至少一方形成电荷蓄积层（１６）的工序；在电荷蓄积层（１６）的至少一部分上形成侧墙（３４）的工序。

【技术实现步骤摘要】

本专利技术涉及，特别是涉及可以应用于半 导体非易失性存储器的。
技术介绍
现在，半导体非易失性存储器，因为其存储信息的保持不需要电力， 所以可被作为移动电话机等低电力设备的存储器使用。其中之一，人们提出了以夹入栅极电极的方式设置了电荷蓄积层的 半导体非易失性存储器的方案(例如，参照专利文献l)。这样的半导体非易失性存储器，通过使电子蓄积于电荷蓄积层，而起到存储器的作用。 即，具有利用电荷蓄积层中电子的有无，使存储器(晶体管)的电流量变化，作为o、 r数据读取的存储器的作用。另一方面，近年来，半导体存储器件中，所使用的元件的微型化显 著，半导体器件也表现出同样的趋势。例如，人们提出了一种作为三维构造mis型半导体存储器件之一的鳍式场效应晶体管的方案(例如，参照专利文献2),其是在凸部薄膜Si层(栅栏)和栅极电极的侧墙形成了侧墙绝缘膜的构造。专利文献l:日本国特开2006-24680 ^i^艮 专利文献2:日本国特开2002- 118255公报但是，在鳍式场效应晶体管的鳍片(栅栏)上形成侧墙时，在对形 成于鳍片的源极及漏极区域注入(implant)杂质时，残留的侧墙会成 为掩模，从而杂质不能注入到规定的位置。另外，如果不形成侧墙，则栅极尺寸将会因具有电荷蓄积层的半导 体非易失性存储器的微型化而缩小，栅极电极宽度也将变小。于是，沟 道长度变短，而发生短沟道效应，即使关闭栅极，在源极区域和漏极区 域之间也会流过漏电流(以下，简单地称为击穿，，)。
技术实现思路
本专利技术就是鉴于上述问题而做出的，以达成以下目的为课题。即、本专利技术的目的在于提供一种可靠性优良的半导体存储器件的制 造方法。本专利技术的专利技术者经努力研究，发现通过使用下述的半导体存储器件 的制造方法可以解决上述问题，达成上述目的。即，技术方案一提供一种，该半导体存储 器件具有半导体基板、元件隔离区域、栅极电极和电荷蓄积层，该，包括元件隔离区域形成工序，在具有凹凸部的上述半导体基&的凹部形成上述元件隔离区域；^t极电极材料形成工序，以覆盖具有凹凸部的上述半导体基板的凸部和上述元件隔离区域的方式形成由栅极电极材料构成的层；栅极电极形成工序，形成掩模，使得从上述 凸部的上表面到在由上述栅极电极材料构成的层的表面形成的掩模的表 面的高度，比从上述元件隔离区域的表面到上述凸部的上表面的高度高， 并对由上述栅极电极材料构成的层进行图案化而形成栅极电极；电荷蓄积 层形成工序，在与具有凹凸部的上述半导体141的凸部接触的上述栅极电 极的侧面的至少一方形成电荷蓄积层；以及侧墙形成工序，在上述电荷蓄 积层的至少一部分上形成侧墙。根据技术方案一所述的，因为从上述凸 部(以下，简单地称为有源区域)的上表面到上述掩模的表面的高 度，比从上述元件隔离区域的表面到有源区域的上表面的高度(以下简 单地称为有源区域的高度)高，所以在利用各向异性蚀刻形成侧墙 时，仅在栅极电极的侧面残留侧墙，而不会在有源区域的侧面残留侧墙。 因此，在形成源极及漏极时所进行的注入工序中，可以对有源区域充分 地掺杂P、 B等杂质，因此可以制造可靠性高的半导体存储器件。通过 使用在这样的有源区域的侧面不残留侧墙的制造方法，可以高精度地制 造进一步小型化了的半导体存储器件。技术方案二所述的的特征在于，将由上 述栅极电极材料构成的层形成为从上述凸部的上表面到由上述栅极电 极材料构成的层的表面的高度，比从上述元件隔离区域的表面到上述凸部的上表面的高度高。根据技术方案二所述的，除了可以获得 技术方案一的效果之外，因为从上述凸部的上表面到由上述栅极电极材 料构成的层的表面的高度(以下，筒单地称为栅极电极的高度)，比 有源区域的高度高，所以不管上述掩模的高度如何，都不会在有源区域 的侧面残留侧墙，而仅在栅极电极的侧面残留侧墙。因此，掩模的高度， 为形成栅极电极时的光刻及蚀刻工序所需的最小限度的膜厚便足够了， 因而可以缩短制造时间。技术方案三所述的的特征在于，上述凸部具备沟道形成区域、以夹着上述沟道形成区域的方式设置的延伸形 成区域、以夹着上述沟道形成区域和上述延伸形成区域的方式设置的源 极及漏极形成区域，上述栅极电极形成工序是在上述沟道形成区域形成 栅极电极的工序，上述侧墙形成工序包括在形成了上述电荷蓄积层的 上述半导体基板上形成侧墙材料的工序和通过对上述侧墙材料和上述 电荷蓄积层实施各向异性蚀刻，使上述凸部的上述源极及漏极区域露出 的工序。根据技术方案三所述的，除了可以获得 技术方案一和技术方案二的效果之外，由于可以同时对侧墙材料和电荷 蓄积层进行蚀刻，因此可以缩短制造时间。技术方案四所述的的特征在于，在上述 栅极电极形成工序和上述电荷蓄积层形成工序之间，具有在上述延伸形 成区域形成延伸区域的工序；在上述侧墙形成工序之后，具有在上述源 极及漏极形成区域形成源极及漏极区域的工序。根据技术方案四所述的，除了可以获得 技术方案一至技术方案三的效果之外，由于可以使源极区域和漏极区域 之间的距离最佳化，将栅极电极长度设定为规定长度，因此可以制造抑 制了击穿的、可靠性高的半导体存储器件。根据本专利技术，可以提供一种可靠性优良的。附图说明图l是表示本专利技术实施方式的中的、在 具有凹凸部的半导体基板的凹部形成元件隔离区域的元件隔离区域形成工序的剖-阮立体图。图2是表示本专利技术实施方式的中的、形 成有源区域和元件隔离区域的元件隔离区域形成工序的剖视立体图。图3是表示本专利技术实施方式的中的、以材料层形成工序的剖视立体图。图4是表示本专利技术实施方式的中的、对 由栅极电极材料构成的层进行图案化而形成栅极电极的栅极电极形成 工序的剖视立体图。图5 (A)是表示本专利技术实施方式的中 的、L2的高度和SW残膜之间的关系的相关图，(B)是由本专利技术的制 造方法制造的半导体存储器件的剖视立体图。图6是表示本专利技术实施方式的中的、在 栅极电极的侧壁部的至少一方形成电荷蓄积层的电荷蓄积层形成工序 的剖-见立体图。图7是表示本专利技术实施方式的中的、在 电荷蓄积层的至少一部分上形成侧墙的侧墙形成工序的剖视立体图。图8是表示本专利技术实施方式的中的、在 电荷蓄积层的至少一部分上形成侧墙的侧墙形成工序的剖视立体图。图9是从由本专利技术的制造方法制造的半导体存储器件的上面观察到 的图。图IO是本专利技术的实施方式中的半导体存储器件的立体图。 图11是图10中的A-A剖视图和B-B剖视图。 图中符号说明IO-具有凹凸部的半导体基板，12-元件隔离区域，14-栅极电极， 16-电荷蓄积层，18-有源区域，20-漏极电流，26-顶部氧化膜，28 -氮化硅膜，30-底部氧化膜，34 -侧墙(side wall )， 36-由栅极电极 材料构成的层，48-沟道区域，50、 52-延伸区域，54-源极区域，56 -漏极区域，58-栅极绝缘膜，100-半导体存储器件。具体实施例方式以下，根据附图对用于实施本专利技术的的 最佳方式进行说明。另外，有时省略重复的说明。<>本专利技术的，是具有半导体勤良、元件隔离 区域、栅极电极和电荷蓄积层的，该半导M 储器件的制造方法，包括元件隔离区域形成工序，在具有凹凸部的上述 半导体基板的凹部形成上述元件隔离区域；栅极电极材料形成工序，以覆 盖具有凹凸部的上述半导体本文档来自技高网...

【技术保护点】
一种半导体存储器件的制造方法，该半导体存储器件具有半导体基板、元件隔离区域、栅极电极和电荷蓄积层，其特征在于，包括：元件隔离区域形成工序，在具有凹凸部的上述半导体基板的凹部形成上述元件隔离区域；栅极电极材料形成工序，以覆盖具 有凹凸部的上述半导体基板的凸部和上述元件隔离区域的方式形成由栅极电极材料构成的层；栅极电极形成工序，形成掩模，使得从上述凸部的上表面到在由上述栅极电极材料构成的层的表面形成的掩模的表面的高度，比从上述元件隔离区域的表面到上述凸部的上 表面的高度高，并对由上述栅极电极材料构成的层进行图案化而形成栅极电极；电荷蓄积层形成工序，在与具有凹凸部的上述半导体基板的凸部接触的上述栅极电极的侧面的至少一方形成上述电荷蓄积层；以及侧墙形成工序，在上述电荷蓄积层的至少一部 分上形成侧墙。

【技术特征摘要】
JP 2007-4-11 2007-1041761、一种半导体存储器件的制造方法，该半导体存储器件具有半导体基板、元件隔离区域、栅极电极和电荷蓄积层，其特征在于，包括元件隔离区域形成工序，在具有凹凸部的上述半导体基板的凹部形成上述元件隔离区域；栅极电极材料形成工序，以覆盖具有凹凸部的上述半导体基板的凸部和上述元件隔离区域的方式形成由栅极电极材料构成的层；栅极电极形成工序，形成掩模，使得从上述凸部的上表面到在由上述栅极电极材料构成的层的表面形成的掩模的表面的高度，比从上述元件隔离区域的表面到上述凸部的上表面的高度高，并对由上述栅极电极材料构成的层进行图案化而形成栅极电极；电荷蓄积层形成工序，在与具有凹凸部的上述半导体基板的凸部接触的上述栅极电极的侧面的至少一方形成上述电荷蓄积层；以及侧墙形成工序，在上述电荷蓄积层的至少一部分上形成侧墙。2、 根据权利要求1所述的半导体存储器件的制造方法，其特征在于...

【专利技术属性】
技术研发人员：高屋浩二，
申请(专利权)人：冲电气工业株式会社，
类型：发明
国别省市：JP[日本]