半导体器件的制造方法技术

本发明专利技术提供一种半导体器件的制造方法。通过使钨布线的截面形状为良好的形状，来防止布线电阻的增大和布线可靠性的降低。首先，准备基底（１００），在基底上依次层叠屏障膜（１２０）、布线膜（１３０）以及掩模膜（１４０）。屏障膜和掩模膜为氮化钛，布线膜为钨。然后，在掩模膜上涂敷反射防止膜（１５０）。然后，在反射防止膜上形成了抗蚀剂膜后，通过光刻来进行图形化，形成抗蚀剂掩模（１６０）。抗蚀剂掩模覆盖布线形成区域（１０５），并且露出布线非形成区域（１０７）。接下来，通过使用了氟类气体的蚀刻来进行反射防止膜的图形化。然后，通过使用了氯类气体的蚀刻来进行掩模膜的图形化。然后，通过使用了氟类气体的蚀刻来进行布线膜的图形化。

【技术实现步骤摘要】

本专利技术涉及，特别是涉及包含高熔点金属的 布线的形成方法。
技术介绍
包含钨等高熔点金属的布线和包含铝合金的布线相比较，具有电迁移(electromigration)寿命长、成本低等优点。因此，作为半导体器件 中形成的布线，包含高熔点金属的布线受到人们的关注。参照图11~13，对以往的进行说明(参照专 利文献l)。图11~13为用于说明以往的的工序 图，示出了在各工序中形成的主要部分的截面。首先，准备基底100。在这里，基底100具有形成有晶体管等元件 的半导体基板，和半导体基板上的层间绝缘膜。此外，在层间绝缘膜上 形成有导电插塞，该导电插塞用于对在半导体基板上形成的元件和在后 续工序中形成的布线进行电连接。然后，在基底100上通过溅射法形成氮化钛膜。以下将该氮化钛膜 称为屏障膜120。然后，在屏障膜120上，通过CVD法淀积鵠，形成布线膜130。然 后，在布线膜130上，通过CVD法形成硅氮化膜145 (图11 (A))。然后，在硅氮化膜145上，通过涂敷抗蚀剂形成抗蚀剂膜，之后， 通过光刻进行图形化，形成抗蚀剂掩模160。抗蚀剂掩模160覆盖布线 形成区域105并露出布线非形成区域107 (图11 (B))。然后，通过使用了抗蚀剂掩模160的反应性离子蚀刻(RIE)，对硅 氮化膜145和布线膜130进行蚀刻。作为蚀刻气体，例如使用SF6 (图 ll(C))。因为鴒与抗蚀剂的蚀刻选择比为2左右，所以当形成鴒膜作 为布线膜130的情况下，进行钨的蚀刻，并且对抗蚀剂掩模160进行向垂直方向的蚀刻。此外，因为如后述所示，抗蚀剂掩模160的等离子体 耐受性差，所以水平方向上也被进行蚀刻。在图11 (C)中，分别利用 符号162和147来表示抗蚀剂掩模和硅氮化膜各自的蚀刻残留部。在使用SF6的蚀刻中，鴒与氮化钛的蚀刻选择比大。因此，在除去 布线非形成区域107的布线膜130并且露出屏障膜120的时刻来停止布 线膜130的蚀刻。即，屏障膜120起到停止蚀刻的功能(图12 (A))。 以下，将通过RIE而残留的布线膜130部分称为钨布线136。并且，在 以下的说明中，也有时将鵠布线136简单地称为布线。此外，在这里， 分别利用符号164和148来表示抗蚀剂掩模和硅氮化膜各自的蚀刻残留 部分。然后，通过使用Cl2气体为蚀刻气体的RIE，除去布线非形成区域 107的屏障膜120部分，在布线形成区域105上残留屏障膜的蚀刻残留 部分122。在使用Cl2气体的蚀刻中，氮化钛与鴒的蚀刻选择比大。因 此，在进行屏障膜120的蚀刻时，鴒布线136基本不被蚀刻(图12(B))。然后，在基底100上，通过CVD法淀积NSG ( Non - doped Silicate Glass),形成嵌入布线136的层间绝缘膜170 (图12 (C))。接下来，通过光刻和干式蚀刻，在布线136上的层间绝缘膜170上 形成通孔171的开口 (图13 (A))。然后，通过CVD法或濺射法依次形成氮化钛膜182和金属膜184， 并嵌入通孔171。将嵌入该通孔171的氮化钛膜182和金属膜184称为 上层金属布线180。将该上层金属布线180和作为下层布线的钨布线136 进行电连接(如13 (B))。专利文献l:日本特开平6 - 275625号7>才艮然而，在上述以往例子的布线形成方法中，对于鴒的下层布线的截 面形状而言，其基底侧(下侧)的底端136a的宽度比抗蚀剂掩模侧(上 侧)的顶端136b的宽度宽，即，呈现所谓的正置的锥形。这是由于下 述原因而形成的。当形成布线136的宽度小于等于150nm的微细布线的情况下，使用 KrF受激准分子激光器(excimer laser)或ArF受激准分子激光器为步进啄光装置(stepper )。这里所采用的KrF类抗蚀剂或ArF类抗蚀剂， 等离子体耐受性差。因此，在进行RIE时，抗蚀剂掩模不仅在垂直方向 上(图11 (C)中用箭头G表示)被蚀刻，而且水平方向(图11 (C) 中用箭头H表示)也被蚀刻。因此，在进行鴒布线膜130的蚀刻时，抗 蚀剂掩模160的水平方向的宽度减少。因此，随着钨布线膜130的蚀刻 的进行，抗蚀剂掩模160的宽度减少，其结果是，如图12(B)所示， 鴒布线136的截面形状变为正置的锥形，并且布线136的侧面138相对 于基底100的上表面102的角度p为80度左右。在鴒布线136的截面形状变为正置的锥形之后，鵠布线136的截面 积随着布线136在抗蚀剂掩模侧的顶端136b的宽度的变窄而相应地减 少。该截面积的减少，使得鵠布线136的布线电阻增加，有时会引起器 件的性能劣化。此外，在钨布线136的截面形状变为正置的锥形之后，形成通孔171 时，沿着钨布线136的侧面138进行蚀刻，其结果是，在钨布线136的 侧面138产生间隙(图13 ( A)中用X表示)。该间隙X在形成上层的 氮化钛膜182时有时不会被嵌入氮化钛膜182，而是作为空洞(图13(B) 中用Y表示)而残留着。在此情况下，残留在空洞Y内的气体、药品 可能会引起布线136的劣化。此外，在鴒布线136的截面形状变为正直的锥形之后，因为和上层 的氮化钛膜182之间的接触面积减少，所以，通孔171内的电阻增大， 有时会引起器件的劣化。因此，本申请的专利技术人经专心研究后发现，通过在鴒布线膜上形成 氮化钛膜，即使在抗蚀剂掩模的宽度减少的情况下，也能得到良好的截 面形状。
技术实现思路
本专利技术就是鉴于上述问题而做出的，本专利技术的目的在于提供一种通 过设置良好的鵠布线的截面形状，来防止布线电阻的增大和布线可靠性 的下降的。为了实现上述目的，本专利技术的具有以下工序。首先准备基底。然后在基底上形成依次层叠了屏障膜、布线膜和掩 模膜的多层膜。该多层膜的屏障膜和掩模膜为氮化钛膜，布线膜为钨膜。然后，在掩模膜上形成抗蚀剂掩模。抗蚀剂掩模覆盖布线形成区域, 并且露出布线非形成区域。然后通过使用氮化钛与鵠的蚀刻选择比大的第1气体的蚀刻进行掩 模膜的图形化。在该图形化中，除去布线非形成区域的掩模膜部分，在 布线形成区域残留掩模膜的蚀刻残留部分。然后，通过使用鴒与氮化钛的蚀刻选择比大的第2气体的蚀刻来进 行布线膜的图形化。在该图形化中，除去布线非形成区域的布线膜部分， 在布线形成区域残留布线膜的蚀刻残留部分，形成布线。根据本专利技术的，在作为布线膜的钨膜上，作 为掩模而形成有氮化钛膜。使用钨与氮化钛的蚀刻选择比大的气体进行 鴒膜的蚀刻。因此，在进行鵠膜的蚀刻时，即使在抗蚀剂掩模的宽度减 少、或者抗蚀剂掩模消失的情况下，氮化钛膜也能起到蚀刻掩模的作用。其结果是，钨布线的截面形状良好，可以防止布线电阻的增大，并 且可以防止布线可靠性的降低。附图说明图l是用于说明的工序图(其l)。 图2是用于说明的工序图(其2)。 图3是用于说明的工序图(其3)。 图4是用于说明的工序图(其4)。 图5是用于说明的工序图(其5)。 图6是布线形成后的表面图像(其l)。 图7是表示偏置功率和完成尺寸之间的关系的特性图。图8是用于说明的工序图(其6)。 图9是布线形成后的表面图像(其2)。图IO是表示CHF3气体流量和完成尺寸之间的关系的特性图。 图ll是用于说明以往的的工序图(其l本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，其特征在于，具有：　　　　准备基底的工序；　　　　在上述基底上形成依次层叠了屏障膜、布线膜和掩模膜的多层膜的工序，上述屏障膜和掩模膜为氮化钛膜，上述布线膜为钨膜；　　　　在上述掩模膜上形成覆盖布线形成区域并且露出布线非形成区域的抗蚀剂掩模的工序；　　　　通过使用氮化钛与钨的蚀刻选择比大的第１气体的蚀刻来进行上述掩模膜的图形化，除去上述布线非形成区域的上述掩模膜部分，在上述布线形成区域上残留上述掩模膜的蚀刻残留部分的工序；以及　　　　通过使用钨与氮化钛的蚀刻选择比大的第２气体的蚀刻来进行上述布线膜的图形化，除去上述布线非形成区域的上述布线膜的部分，在上述布线形成区域残留上述布线膜的蚀刻残留部分而形成布线的工序。

【技术特征摘要】
JP 2007-4-20 2007-1115241.一种半导体器件的制造方法，其特征在于，具有准备基底的工序；在上述基底上形成依次层叠了屏障膜、布线膜和掩模膜的多层膜的工序，上述屏障膜和掩模膜为氮化钛膜，上述布线膜为钨膜；在上述掩模膜上形成覆盖布线形成区域并且露出布线非形成区域的抗蚀剂掩模的工序；通过使用氮化钛与钨的蚀刻选择比大的第1气体的蚀刻来进行上述掩模膜的图形化，除去上述布线非形成区域的上述掩模膜部分，在上述布线形成区域上残留上述掩模膜的蚀刻残留部分的工序；以及通过使用钨与氮化钛的蚀刻选择比大的第2气体的蚀刻来进行上述布线膜的图形化，除去上述布线非形成区域的上述布线膜的部分，在上述布线形成区域残留上述布线膜的蚀刻残留部分而形成布线的工序。2. 根据权利要求l所述的半导体器件的制造方法，其特征在于， 作为上述第1气体，使用氯类气体； 作为上述第2气体，使用氟类气体。3. 根据权利要求l所述的半导体器件的制造方法，其特征在于， 作为上述第l气体，使用包含Cl2的氯类气体； 作为上述第2气体，使用包含SF6的氟类气体。4. 根据权利要求1至3任意一项所述的半导体器件制造方法，其特 征在于，在形成了上述布线之后，进行除去上述抗蚀剂掩模的蚀刻残留部 分，并进一步通过蚀刻来除去上述布线上的上述掩模膜的蚀刻残留部分 以及上述布线非形成区域的屏障膜部分的工序。5. 根据权利要求4所述的半导体器件的制造方法，其特征在于，使用上述第l气体来进行上述掩模膜的蚀刻残留部分和上述布线非 形成区域的屏障膜部分的蚀刻。6. 根据权利要求4或5所述的半导体器件的制造方法，其特征在于，在除去上述抗蚀剂掩模的蚀刻残留部分、上述布线上的上述掩模膜 的蚀刻残留部分以及上述布线非形成区域的屏障膜部分之后，进行下述 工序在上述基底上形成嵌入上述布线的层间绝缘膜的工序；在上述层间绝缘膜上形成露出上述布线的通孔的工序；以及以导体嵌入上述通孔，并且在上述层间绝缘膜上形成上层布线的工序。7. 根据权利要求l至3任意一项所述的半导体器件的制造方法，其 特征在于，取代在上述掩模膜上形成抗蚀剂掩模的工序，而进行下述工序...

【专利技术属性】
技术研发人员：玉木贞治，
申请(专利权)人：冲电气工业株式会社，
类型：发明
国别省市：JP[日本]