半导体装置及其制法制造方法及图纸

一种半导体装置及其制法，将包含有多个芯片的晶圆接置于具有绝缘层、多个导电线路及底板的承载板上，并对应相邻芯片主动面的焊垫间形成外露出该导电线路的第一凹槽，并于该第一凹槽内填覆绝缘胶层，再于该绝缘胶层形成第二凹槽，且该第二凹槽深度至少至该承载板上的导电线路位置，从而于该第二凹槽处形成电性连接相邻芯片主动面焊垫及该导电线路的金属层，接着沿各该芯片间进行切割以分离各该芯片，并于该芯片上贴覆第一胶片，再移除该承载板的底板以于该导电线路及该绝缘层上贴覆第二胶片，并移除该第一胶片以将各该芯片由该第二胶片上取下，以形成多个半导体装置。后续可利用形成于该些半导体装置的金属层进行相互堆叠及电性连接，以构成多芯片的堆叠结构。

【技术实现步骤摘要】

本专利技术涉及一种半导体装置及其制法，特别是涉及一种可供垂直 电性堆叠的半导体装置及其制法。
技术介绍
由于通讯、网络、及电脑等各式可携式(Portable)电子产品及其 周边产品轻薄短小的趋势的日益重要，且所述电子产品朝多功能及高 性能的方向发展，以满足半导体封装件高积集度(Integration)及微型 化(Miniaturization)的封装需求，且为求提升单一半导体封装件的性 能(ability)与容量(capacity)以符合电子产品小型化、大容量与高速 化的趋势，现有技术是以半导体封装件多芯片模块化(Multichip Module; MCM)的形式呈现，以在单一封装件的基板(如基板或导线架) 上接置至少二个以上的芯片。请参阅图1，即显示一现有技术以水平间隔方式排列的多芯片半导 体封装件。如图所示，此半导体封装件包含有一基板100; —第一芯片 110，具有相对的主动面110a和非主动面110b，且其非主动面110b 黏接至该基板100上，并以第一导线120将该第一芯片110的主动面 110a电性连接至该基板100;以及一第二芯片140，具有相对的主动面 140a和非主动面140b，其非主动面140b黏接至该基板100并与该第 一芯片间隔一定的距离，再以第二导线150将该第二芯片140的主动 面140a电性连接至该基板100。上述现有技术多芯片半导体封装件的主要缺点在于为避免芯片间 的导线误触，须以一定的间隔来黏接各该芯片，故若需黏接多个的芯 片则需于基板上布设大面积的芯片接置区域(Die Attachment Area)以 容设所需数量的芯片，此举将造成成本的增加及无法满足轻薄短小的 需求。请参阅图2，是显示现有技术如美国专利第6， 538, 331号所揭露以叠晶方式(Stacked)将第一芯片110'及第二芯片140'叠接于基板100' 上，同时各该叠接芯片相对下层芯片偏位(off-set)—段距离，以方便 该第一及第二芯片110，， 140，分别打设焊线120，， 150，至该基板100，。此方法虽可较前述以水平间隔方式排列多芯片的技术节省基板空 间，但是其仍须利用焊线技术电性连接芯片及基板，使芯片与基板间 电性连接质量易受焊线的线长影响而导致电性不佳，同时由于该些芯 片于堆叠时仍须偏移一段距离，且加上焊线设置空间的影响，而依旧 可能造成芯片堆叠面积过大而无法容纳更多芯片。为此，美国专利US6,642，081、 5，270，261及6，809，421揭露一种 利用硅贯通电极(Through Silicon Via, TSV)技术以供多个半导体 芯片得以垂直堆叠且相互电性连接。但是其制造过程过于复杂且成本 过高，因此欠缺产业实用价值。是以，如何解决上述现有技术多芯片堆叠问题，并开发一种不致 增加面积而可有效在封装件中整合更多芯片以提升电性功能，同时避 免使用焊线技术所导致电性不佳及因使用硅贯通电极(TSV)所导致制 造过程过于复杂且成本过高的多芯片堆叠结构及制法，实为目前亟欲 解决的问题。
技术实现思路
鉴于前述现有技术的缺陷，本专利技术的主要目的是提供一种半导体 装置及其制法，得以在不增加面积下，于半导体封装件中整合更多的 心片。本专利技术的另一目的是提供一种半导体装置及其制法，从而可以较 简便的方式制造，避免使用硅贯通电极(TSV)所导致制造过程过于复杂 且成本过高问题。本专利技术的再一目的是提供一种半导体装置及其制法，可供多个半 导体芯片直接电性连接，避免使用焊线技术所导致电性不佳问题。为达到前述及其它目的，本专利技术的半导体装置的制法包括提供 包含有多个芯片的晶圆及承载板，该晶圆及该芯片具有相对的主动面 及非主动面，该芯片的主动面上设有多个焊垫，且该承载板具有底板 与设于该底板上的多个导电线路，以供该晶圆非主动面间隔一绝缘层而与该承载板的底板及导电线路相接合；于相邻芯片的焊垫间形成多 个第一凹槽；于该第一凹槽内填覆绝缘胶层，再于该绝缘胶层形成第 二凹槽，且该第二凹槽深度至少至该承载板上的导电线路位置；于该 第二凹槽处形成金属层，并使该金属层电性连接至相邻芯片的焊垫及 该承载板的导电线路；沿各该芯片间进行切割，以使设于该承载板上 的各该芯片相互分离，并于该芯片之上贴覆第一胶片；移除该承载板 的底板而外露出该导电线路及该绝缘层，以于该导电线路及该绝缘层 上贴覆第二胶片；以及移除该第一胶片，以将各该芯片由该第二胶片 上取下(pick-up)，以形成多个半导体装置。前述制法中，该承载板的制法包括提供一金属材料的底板；于 该金属底板上形成第一阻层，并令该第一阻层形成有多个外露出该金 属底板的开口；于该开口中电镀形成导电线路；移除该第一阻层。另 外该绝缘层可先覆盖于该底板及导电线路上而构成承载板的一部分， 再供晶圆接置其上；亦或该绝缘层可预先覆盖于该晶圆非主动面上， 以供黏置于该承载板的底板及导电路线上。通过前述的制法，本专利技术复揭示一种半导体装置，包括绝缘层， 具有相对的顶面及底面；导电线路，设于该绝缘层底面周围；芯片， 具有相对的主动面及非主动面，以通过其非主动面而接置于该绝缘层 顶面上，且于该主动面上形成有多个焊垫；绝缘胶层，形成该芯片及 绝缘层侧边；以及金属层，设于该芯片主动面边缘及该绝缘胶层侧边， 以电性连接该芯片的焊垫及该绝缘层底面的导电线路。另外，本专利技术的半导体装置及其制法是于形成金属层后，复可于 该芯片主动面及该金属层上覆盖一介电层，再将该底板移除，以于绝 缘层上形成一拒焊层，并令该拒焊层形成有外露该导电线路的开口 ， 以供植设如焯球的导电元件，再沿各该芯片间进行切割，以形成多个 晶圆级芯片尺寸半导体装置(wafer-level CSP)。因此，本专利技术的半导体装置及其制法主要是提供一包含有多个芯 片的晶圆，以将其接置于具有绝缘层、多个导电线路及底板的承载板 上，并对应相邻芯片主动面的焊垫间形成多个外露出该导电线路的第 一凹槽，以于该第一凹槽内填覆绝缘胶层，再于该绝缘胶层形成第二 凹槽，且该第二凹槽深度至少至该承载板上的导电线路位置，从而于该第二凹槽处形成电性连接相邻芯片主动面焊垫及该导电线路的金属 层，接着沿各该芯片间进行切割，使设于该承载板上的各该芯片相互 分离，并于该芯片之上贴覆第一胶片，再移除该承载板的底板而外露 出该导电线路及该绝缘层，以于该导电线路及该绝缘层上贴覆第二胶 片，最后通过移除该第一胶片以将各该芯片可由该第二胶片上取下 (pick-up),以供形成多个半导体装置。后续制程即可将其一半导体装置的导电线路通过热压合(Thermal Compression)方式热压并电性连接基板上，或直接利用热压合方式使 其中一半导体装置导电线路热压并电性连接至另一半导体装置的金属 层，以形成多芯片的3D堆叠结构。如此，将可在不致增加堆叠面积情 况下有效整合更多芯片以提升电性功能，同时避免使用焊线技术所导 致电性不佳及因使用硅贯通电极(TSV)所导致制造过程过于复杂且成本过高等问题。 附图说明图1为现有技术以水平间隔方式排列的多芯片半导体封装件剖面 示意图2为美国专利第6,538,331号所公开的以叠晶(Stacked)方式 进行多芯片堆叠的半导体封装件剖面示意图3A至图3L为本专利技术本文档来自技高网...

【技术保护点】
一种半导体装置的制法，包括：提供包含有多个芯片的晶圆及承载板，该晶圆及该芯片具有相对的主动面及非主动面，该芯片的主动面上设有多个焊垫，且该承载板具有底板及设于该底板上的多个导电线路，以供该晶圆非主动面间隔一绝缘层而与该承载板的底板及导电线路相接合；　于相邻芯片的焊垫间形成多个第一凹槽；于该第一凹槽内填覆绝缘胶层，并于该绝缘胶层形成第二凹槽，且该第二凹槽深度至少至该承载板上的导电线路位置；于该第二凹槽处形成金属层，并使该金属层电性连接至相邻芯片的焊垫及该承载板的导电线路；沿各该芯片间进行切割，使设于该承载板上的各该芯片相互分离，并于该芯片上贴覆第一胶片；移除该承载板的底板而外露出该导电线路及该绝缘层，以于该导电线路及该绝缘层上贴覆第二胶片；以及　移除该第一胶片，以将各该芯片由该第二胶片上取下，以形成多个半导体装置。

【技术特征摘要】
1.一种半导体装置的制法，包括提供包含有多个芯片的晶圆及承载板，该晶圆及该芯片具有相对的主动面及非主动面，该芯片的主动面上设有多个焊垫，且该承载板具有底板及设于该底板上的多个导电线路，以供该晶圆非主动面间隔一绝缘层而与该承载板的底板及导电线路相接合；于相邻芯片的焊垫间形成多个第一凹槽；于该第一凹槽内填覆绝缘胶层，并于该绝缘胶层形成第二凹槽，且该第二凹槽深度至少至该承载板上的导电线路位置；于该第二凹槽处形成金属层，并使该金属层电性连接至相邻芯片的焊垫及该承载板的导电线路；沿各该芯片间进行切割，使设于该承载板上的各该芯片相互分离，并于该芯片上贴覆第一胶片；移除该承载板的底板而外露出该导电线路及该绝缘层，以于该导电线路及该绝缘层上贴覆第二胶片；以及移除该第一胶片，以将各该芯片由该第二胶片上取下，以形成多个半导体装置。2. 根据权利要求1所述的半导体装置的制法，其中，该承载板的 制法包括提供一金属材料的底板；于该金属底板上形成第一阻层，并令该第一阻层形成有多个外露 出该金属底板的开口；于该开口中电镀形成导电线路；以及 移除该除该第一阻层。3. 根据权利要求1所述的半导体装置的制法，其中，该晶圆是预 先进行薄化作业后再置于该承载板上。4. 根据权利要求1所述的半导体装置的制法，其中，该第二凹槽 宽度小于第一凹槽宽度以使部分绝缘胶层覆盖于该芯片侧边，且沿各 该芯片间进行切割时的切割位置对应于第二凹槽处，该切割宽度小于 第二凹槽宽度，以使部分金属层残留于该芯片主动面边缘及芯片侧边绝缘层上，从而供该芯片通过金属层电性连接其焊垫及导电线路，且 该切割深度大于第二凹槽深度，以使相邻芯片间电性分离。5. 根据权利要求1所述的半导体装置的制法，其中，该第二凹槽 处的金属层的制法包括于该晶圆主动面及第二凹槽表面形成导电层， 于该导电层上形成第二阻层，并令该第二阻层形成有对应该第二 凹槽处的开口；于该第二阻层开口中形成金属层，并使该金属层电性连接至相邻 芯片的焊垫及该承载板导电线路；以及 移除该第二阻层及其所覆盖的导电层。6. 根据权利要求5所述的半导体装置的制法，其中，该导电层为 焊块底部金属层，利用溅镀及蒸镀的其中一方式形成，且其材料为钛/ 铜/镍、钛化钨/金、铝/镍化钒/铜、钛/镍化钒/铜、钛化钨/镍、钛/ 铜/铜、钛/铜/铜/镍的其中一者。7. 根据权利要求1所述的半导体装置的制法，其中，该第一胶片 及第二胶片的材料为紫外线胶带及蓝带的其中一者，该绝缘胶层的材 料为聚酰亚胺，该金属层为铜层及焊锡层与镍层及焊锡层的其中一者， 该绝缘层的材料为B-stage的环氧树脂及聚亚酰胺的其中一者。8. 根据权利要求1所述的半导体装置的制法，其中，该绝缘层是 先覆盖于该底板及导电线路上而构成承载板的一部分，再供晶圆接置 其上。9. 根据权利要求1所述的半导体装置的制法，其中，该绝缘层预 先覆盖于该晶圆非主动面上，以供黏置于该承载板的底板及导电路线上。10. —种半导体装置，包括 绝缘层，具有相对的顶面及底面； 导电线路，设于该绝缘层底面周围；芯片，具有相对的主动面及非主动面，以通过其非主动面而接置 于该绝缘层顶面上，且于该主动面上形成有多个焊垫； 绝缘胶层，形成该芯片及绝缘层侧边；以及金属层，设于该芯片主动面边缘及该绝缘胶层侧边，以电性连接该芯片的焊垫及绝缘层底面的导电线路。11. 根据权利要求10所述的半导体装置，其中，该绝缘层的材料 为B-stage的环氧树脂及聚亚酰胺的其中一者，该金属层为铜层及焊 锡层与镍层及焊锡层的其中一者，该绝缘胶层的材料为聚酰亚胺。12. 根据权利要求10所述的半导体装置，其中，该晶圆是经薄化。13. 根据权利要求10所述的半导体装置，其中，该金属层与该绝 缘胶层及该芯片间复包括有导电层。14. 根据权利要求13所述的半导体装置，其中，该导电层为焊块 底部金属层，且其材料为钛/铜/镍、钛化钨/金、铝/镍化钒/铜、钛/ 镍化钒/铜、钛化鸽/镍、钛/铜/铜、钛/铜/铜/镍的其中一者。15. —种半导体装置的制法，包括提供包含有多个芯片的晶圆及承载板，该晶圆及该芯片具有...

【专利技术属性】
技术研发人员：黄建屏，张锦煌，黄致明，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：71[中国|台湾]