间隙壁的制造方法技术

本发明专利技术是有关于一种Ｌ型间隙壁的制造方法，先提供基底，基底上已形成有突起结构。然后，在基底上形成介电材料，覆盖住突起结构。接着，实施移除介电材料步骤，在此步骤同时移除突起结构顶部与部分基底上的介电材料，留下一Ｌ型间隙壁。本发明专利技术可以大幅地缩短制造流程，且对于间隙壁的宽度也可以获得很精确的控制，不论是高压元件或是低压元件都可以应用本发明专利技术的制造方法。此外，应用本发明专利技术的方法所形成的间隙壁，还能够预防在后续接触窗中生成孔洞，进而防止漏电，增进元件的电性表现。

【技术实现步骤摘要】

本专利技术是有关于一种半导体结构的制造方法，且特别是有关于一种L 型。
技术介绍
随着电脑与电子产品功能的加强，应用电路亦日趋复杂，基于成本与 稳定性的考量，积体电路内所要求电晶体的密度也就大大地增加。但是要 在一个积体电路上拥有很大的密度，并非单纯地减少积体电路内元件的大 小比例即可达到，因为布局大小比例的改变， 一则要受到设计准则(Design Rule)与制程上的限制； 一则亦需详加考虑元件物理特性上的改变。请参照图1,以金氧半导体电晶体(MOS)为例，基底100上的两个MOS 电晶体110、 120之间的距离相当靠近，加上MOS电晶体110的栅极115, 以及MOS电晶体120的栅极125侧壁又分别设置有间隙壁117、 127。由于 间隙壁117、 127是呈现弧状，使得两个MOS电晶体之间的距离又更加缩短， 在后续制作接触窗14 0的过程中，很容易就会产生填塞(f i 11 i ng)不良的情 形，造成孔洞(void) 130的形成。此外，由于4册极115、 125可能有不平整 的轮廓侧壁，这些情形，在高电压的操作下，很容易导致漏电的问题，影 响元件的电性表现。
技术实现思路
有筌于此，依照本专利技术实施例的目的就是在提供一种间隙壁的制造方 法，可以利用聚合物层作为罩幕，利用一道蚀刻制程即形成L型间隙壁。依照本专利技术提供实施例的再一目的是提供一种，利 用介电解析增进涂布技术形成的保护层作为罩幕，而形成L型的间隙壁。本专利技术提出一种L型，先提供基底，基底上已形成 有突起结构。然后，在基底上形成介电材料，覆盖住突起结构。接着，实施 移除介电材料步骤，在此步骤同时移除突起结构顶部与部分基底上的介电 材料，留下L型间隙壁。依照本专利技术实施例所述的，其中移除介电材料步骤 包含了先在介电材料上形成一层聚合物层，聚合物层与介电材料具有不同 的蚀刻选择比。然后进行蚀刻制程，包含移除部分聚合物层，形成聚合间 隙壁，之后以聚合间隙壁为罩幕，图案化介电材料以形成L型间隙壁。依照本专利技术实施例所述的，其中聚合物层的形成方法包括一介电解析增进涂布技术(dielectric resolution enhancement coating technique)。依照本专利技术实施例所迷的，其中在图案化介电材料 的步骤中，更包括一并移除部分聚合间隙壁。依照本专利技术实施例所述的，更包括在形成间隙壁之 后，移除剩余的聚合间隙壁。依照本专利技术实施例所述的，其中移除剩余的聚合间 隙壁的方法包括干式剥除光阻法与湿式剥除光阻法。 .依照本专利技术实施例所述的，其中介电材料的材质包 括氧化硅、氮化硅或氮氧化硅。依照本专利技术实施例所述的间隙壁的帝旨法,其中突g构为栅极结构。本专利技术提出另一种，先提供基底，基底上已形成有 突起结构。之后，在基底上形成一层介电材料，覆盖住突起结构。以介电 解析增进涂布技术(dielectric resolution enhancement coating technique)在基底上形成一层保护层，保护层与介电材料具有不同的蚀刻 选择比。然后，移除部分保护层而形成保护间隙壁。再以保护间隙壁为罩 幕，图案化介电材料。依照本专利技术实施例所述的间隙壁的制ii^法，其中保护层包括聚合物层。依照本专利技术实施例所述的，其中聚合物层的材质包 括碳氢氟化物。依照本专利技术实施例所述的间隙壁的帝Jit^T法,其中间P承壁的剖面成L型。依照本专利技术实施例所述的，其中在图案化介电材料 的步骤中，更包括一并移除部分聚合间隙壁。本专利技术以介电解析解析增进涂布技术，在介电材料上形成了 一层保护 层，利用保护层与介电材料蚀刻选择比的差异，在一道蚀刻步骤中，即可形 成L型的间隙壁。此方法简单，且相当容易控制，利用保护间隙壁的厚度,就 可以制作出不同宽度的L型间隙壁，能够弹性地配合元件的需求。为让本专利技术的上述和其他目的、特征和优点能更明显易懂，下文特举 实施例，并配合所附图式，作详细说明如下。附图说明图l是绘示已知金氧半导体电晶体的结构剖面图。图2A至图2E是绘示本专利技术一实施例的一种间隙壁的制造流程剖面图。100、 200:基底 110、 120: M0S电晶体115、 125、 220:栅极 117、 127:间隙壁130:孑U同 225:突起结构 235:间隙壁210:闸介电层 230:介电层 240:聚合物层245、 245a:聚合间隙壁 具体实施例方式图2A至图2E是绘示本专利技术一实施例的一种间隙壁的制造流程剖面图。请参照图2A，先提供基底200,基底200上已形成有突起结构225。基 底200例如是硅基底。突起结构225例如是具有闸介电层210与栅极220 的栅极结构。其中，闸介电层210的材质例如是氧化硅，栅极220的材质 例如是掺杂多晶硅。然后，请参照图2B，在基底200上形成介电材料，如介电层230，覆 盖住突起结构225。介电层230的材质例如是氧化硅、氮化硅或氮氧化硅，其 形成方法例如是化学气相沉积法。接着，在基底200上形成一层聚合物层 240，此聚合物层240的形成方法例如是介电解析增进涂布技术(dielectric resolution enhancement coating technique) 。 jt匕聚合4勿层240的才才质i列 如是碳氢氟化物(CxHyFz),如三氟甲烷(CHF3)、 二氟甲烷(CH2F》,或是不含 氬的氟化碳(CxFy)，如八氟丁烯(Cjg、六氟乙烷(C2F》、四氟化碳(CFO，或者 是碳氢氟化物与氟化碳的混合物。聚合物层240例如是以电浆化学气相沉 积法所形成的，其厚度可以是依照元件的需求而定。在一实施例中，上述聚合物层240可以是^f吏用LAM 9100的蚀刻器 (etcher),配合控制反应中的沉积/蚀刻率(deposition/etching ratio)的 方法(recipe),在介电层230上形成。关于聚合物层240的形成方法，可参 照美国专利申请号第09/978， 546号的全部或部分方法与装置，其内容在此 一并做为参考。继而，请参照图2C，移除部分聚合物层240,而形成聚合间隙壁245,移除 的方法例如是干式蚀刻法。^，请参照图2D,以聚合间隙壁245为罩幕，图案 化介电层230以形成间隙壁235，图案化的方法例如是干式蚀刻法。所形成 的间隙壁235的剖面呈L型。在一实施例中，移除部分聚合物层240，形成聚合间隙壁245，而后以 聚合间隙壁245为罩幕，图案化介电层230以形成间隙壁235,这些步骤，例 如是利用单一蚀刻制程(single etch process)所形成的。举例来说，这些步骤可以是在高密度电浆蚀刻器(HDP etcher)，如高密 度电浆多晶硅蚀刻器(HDP poly etcher)中进行，利用回蚀刻的方式，先对 聚合物层240进行蚀刻，以形成聚合间隙壁245。然后，继续进行蚀刻，由 于聚合间隙壁245与介电层230具有不同的蚀刻选择比，介电层230的蚀刻速率较快，因此，聚合间隙壁245可以作为蚀刻介电层230的罩幕之用，进而 形成L型的间隙壁235。当然，蚀刻介电层230的过程中，部分聚合间隙壁 245也会随之一并被移除，而剩下聚合间隙壁245a。换句话说，由于聚合物层240是以介电解析增本文档来自技高网...

【技术保护点】
一种间隙壁的制造方法，其特征在于其包括以下步骤：提供一基底，该基底上已形成有一突起结构；在该基底上形成一介电材料，覆盖住该突起结构；以及实施一移除介电材料步骤，在该步骤同时移除突起结构顶部与部分基底上的介电材料，留下一Ｌ型间隙壁。

【技术特征摘要】
1、一种间隙壁的制造方法，其特征在于其包括以下步骤提供一基底，该基底上已形成有一突起结构；在该基底上形成一介电材料，覆盖住该突起结构；以及实施一移除介电材料步骤，在该步骤同时移除突起结构顶部与部分基底上的介电材料，留下一L型间隙壁。2、 根据权利要求l所述的间隙壁的制造方法，其特征在于其中所述的 移除介电材料步骤包括在该介电材料上形成一聚合物层，该聚合物层与该介电材料具有不同 的蚀刻选择比；以及进行一蚀刻制程，包括移除部分该聚合物层，形成一聚合间隙壁；以及 以该聚合间隙壁为罩幕，图案化该介电材料以形成该L型间隙壁。3、 根据权利要求2所述的间隙壁的制造方法，其特征在于其中所述的 聚合物层的形成方法包括一介电解析增进涂布技术。4、 根据权利要求2所述的间隙壁的制造方法，其特征在于其中所述的 在图案化该介电材料的步骤中，更包括一并移除部分该聚合间隙壁。5、 根据权利要求2所述的间隙壁的制造方法，其特征在于其更包括在 形成该间隙壁之后，移除剩余的该聚合间隙壁。6、 根据权利要求5所述的间隙壁的制造方法，其特征在于其中所述的 移除剩余的该聚合间隙...

【专利技术属性】
技术研发人员：韦国樑，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]