形成多种宽度间隙壁的方法技术

一种形成多种宽度间隙壁的方法，其特征在于该方法至少包括以下步骤：　　　　提供一基材，该基材上具有复数结构，该复数结构分布于至少二作业区域；　　　　于该基材上形成至少二层介电层的堆栈；以及　　　　于该些介电层上进行至少一次微影蚀刻作业，其中每次微影蚀刻作业包括：　　　　于该介电层上形成图案化光阻，以曝露该些作业区域中的至少一作业区域；　　　　对曝露的该部分作业区域的该些介电层进行选择性蚀刻；以及　　　　移除该图案化光阻；　　　　其中，该复数结构旁的间隙壁是由该介电层的物质组成，且该至少一次微影蚀刻作业在该些作业区域的不同区域进行不同的选择性蚀刻，藉此使得位于该些作业区域不同区域的该复数结构旁的间隙壁具有不同的宽度。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体制作领域，关于一种形成间隙壁的方法，且特别是有关于一种。
技术介绍
间隙壁是半导体制程中不可或缺的一部分，举例来说，在闸极结构中为了处理短通道效应，便需要形成间隙壁的结构。除了在闸极结构，在各种半导体的不同部分亦可常见到间隙壁的踪影，举例来说，在沟渠(Trench)亦为了满足电性或物性而有使用间隙壁的情形。间隙壁的宽度会影响其性质，因此对于日益精细的半导体工业，能否制作所需规格的间隙壁变的极为重要。随着电子技术的进步，晶片中能够存放的电路元件集成度不断增加。其应用也越来越广泛与多样化，晶片内的电路构造也越来越复杂。举例来说，在系统整合晶片(SOC)或其它日益常见的应用中，往往需要在不同区域使用不同性质的电路元件，而这些电路元件又往往需要不同宽度的间隙壁规格。一种习知的做法，是分区域分别制作间隙壁。然而如此做的问题在于反复的动作需要多次的光罩数目，同时非作业区域往往会有掺杂区域遭到蚀刻污染的问题。因此，在今日及可见的未来，由于多种宽度的间隙壁需求增加的情况下，如果能够找出一个有效且具有弹性，又能够保护非作业区域的间隙壁的制作方法，将对日益复杂的半导体工业带来重大的贡献。
技术实现思路
本专利技术的自的就是在于提供一种能够形成多种宽度的间隙壁的有效方法，所述方法包括下列步骤 首先，提供一基材，而此基材上具有多数个需要在其侧面形成间隙壁的结构，这些结构分布在多个区域中。换句话说，需要不同宽度间隙壁的结构位于在不同的作业区域中。接着，将多层蚀刻选择比不同的介电层，以堆栈式沉积于一基材上，其中相邻介电层具有不同蚀刻选择比，并且此介电层的物质是用来作为间隙壁的材料。然后，基于不同的间隙壁宽度需要，选择性的使用一次以上的微影蚀刻作业。此处所述的微影蚀刻作业包括下列步骤第一步在介电层上形成图案化光阻，以曝露若干作业区域；第二步在此曝露出的作业区域中进行选择性蚀刻，例如利用邻近介电层不同的蚀刻选择比，以达成所需的介电层层数；第三步则是将光阻移除，以进行后续的步骤。籍由至少一次的微影蚀刻作业，使得不同作业区域的介电层保留不同的层数或形状；最后，再透过一次非等向蚀刻，将不必要的介电层物质去除，如此便能使不同作业区域的间隙壁具有不同的宽度。所述的至少一次微影蚀刻作业的各次作业间，选择性包括至少一次半导体制程。本专利技术不但提供了一个容易规划的制作方法，且此制作方法可使用于一整个晶片或晶片的局部区域，具有相当大的弹性。此外，预先形成的介电层亦可作为对基材及其上结构的保护，以避免间隙壁形成过程出现不必要的污染。所以，本专利技术确实提出有效的方法解决了自前的问题，因此对日趋复杂的半导体制造提出了重大的贡献。附图说明图1为一集成电路芯片的示意图；图2为本专利技术所述实施例方法的流程图； 图3a至图3h为本专利技术提供的实施例中形成二种宽度间隙壁的例子；图4a至图4i为本专利技术提供的实施例中形成三种宽度间隙壁的例子；图5为不同间隙壁形状的例子；图6为另一结构间隙壁应用的例子图中标记说明I0、芯片 11、计算模块 12、控制模块13、第一内存 14、第二内存 15、通讯模块311、第一作业区域 312、第二作业区域321、闸结构322、闸结构331、介电层 332、介电层333、介电层341、光阻342、光阻411、第一作业区域 412、第二作业区域413、第三作业区域421、闸结构422、闸结构 423、闸结构431、介电层432、介电层 433、介电层434、介电层441、光阻442、光阻443、光阻 51、间隙壁 52、间隙壁具体实施方式本专利技术是提供一种能够形成多种间隙壁宽度的方法，为方便理解，以下将提供具体实施例并配合附图详细说明。首先，请参看图1，此图为一个集成电路晶片10的示意图。晶片I0由计算模块11、控制模块12、第一内存13、第二内存14，以及通讯模块15几个部分组成。此图为一个系统单晶片(SOC)，在此仅作为例示以说明本专利技术而非用以限制本专利技术的范围。芯片10的各模块间电路往往具有不同的特性，举例来说，即使同样是C二OS逻辑闸，但因为其作为通讯、内存、或计算等不同用途，其所需的间隙壁的宽度将有不同的要求，籍此以达成不同特性的电路元件。因此，在此晶片10制造的过程中，对于不同的区域内电路元件，便产生不同宽度的间隙壁的需求。在此例子中，因为电路元件需要具有不同宽度的间隙壁，我们将晶片10分为计算模块11、控制模块12、第一内存13、第二内存14，以及通讯模块15数个作业区域。当然，此处的作业区域划分仅为便于说明之用，而非限定作业区域划分的方法，在实际的作业中，即使是通讯模块内也可能需要多数不同的作业区域。以下请参看图2，此流程图说明制作间隙壁方法的实施例。首先，提供一基材(步骤202)，此基材上具有多数个结构，这些结构的侧壁需要形成间隙壁，并且这些结构分布于超过两个以上的作业区域。举例来说，这些结构的实施例包括闸极(gate)、沟渠(Trench)等类型。接着，在此基材上形成至少二层以上的介电层(步骤204)，这些介电层一层一层叠在基材上方。这些介电层提供用来形成间隙壁的材料，而形成这些介电层的方法的例子包括各种半导体制程习知的沉积方式。这些介电层中相邻的二者具有不同的蚀刻选择比，用以作为控制后续的选择性蚀刻的条件。接着，依据最后要形成的间隙壁构造，选择(步骤206)微影蚀刻作业(步骤208)或是直接对前述的介电层进行选择性蚀刻(步骤210)，此处所述的选择性蚀刻可依需要选用干式蚀刻、湿式蚀刻、等向蚀刻或非等向蚀刻，并利用前述介电层邻接二层的蚀刻选择比不同，以达成不同间隙壁宽度的需要。此种不利用光阻而利用蚀刻选择比的不同介电层进行蚀刻者，又称为自行对准蚀刻(selfaligned etching)。其中，选择微影蚀刻作业(步骤208)时包括下列步骤首先，在前述的介电层上形成图案化光阻(Patterned photo resist)，籍以曝露一部分的作业区域(步骤2082)。接着，对于曝露出来的作业区域部分，就介电层进行选择性的蚀刻(步骤2084)，此选择性蚀刻可依需要选用干式蚀刻、湿式蚀刻、等向蚀刻或非等向蚀刻，并利用前述介电层邻接二层的蚀刻选择比不同，以达成不同间隙壁宽度的需要。然后，进行光阻的移除(步骤2086)。必须指出的是，整个蚀刻程序必须包括至少一次的微影蚀刻作业208，至于选择性蚀刻210则可依需要进行一次或多次，与微影蚀刻作业208交错进行。例如，可在形成至少二介电层204后，即进行一次或多次选择性蚀刻210，然后交错进行至少一次微影蚀刻作业208及一次或多次选择性蚀刻210，此类方法皆属于本专利技术的保护范围。然后一直重复上述的步骤(步骤212)，直到各作业区域内的间隙壁皆形成完毕才结束(步骤214)。其中，本专利技术的特征至少包括下列几点首先，预先将所需的介电层全部形成完毕。若欲形成N种不同宽度的间隙壁，则至少需要形成N层以上的介电层。其次，在各作业区域间隙壁形成的过程中，至少采取一次以上的微影蚀刻作业。籍由在不同作业区域进行微影蚀刻作业时使用不同的选择性蚀刻，使得不同作业区域的间隙壁具有不同形状或层数的介电层，也因此达成在不同作业区域的间隙壁具有不同的宽度。为了更清楚的说明本本文档来自技高网...

【技术保护点】
1.一种形成多种宽度间隙壁的方法，其特征在于该方法至少包括以下步 骤： 提供一基材，该基材上具有复数结构，该复数结构分布于至少二作业区域； 于该基材上形成至少二层介电层的堆栈；以及 于该些介电层上进行至少一次微影蚀刻作业，其中每次微影蚀刻作业包括： 于该介电层上形成图案化光阻，以曝露该些作业区域中的至少一作业区域； 对曝露的该部分作业区域的该些介电层进行选择性蚀刻；以及 移除该图案化光阻； 其中，该复数结构旁的间隙壁是由该介电层的物质组成，且该至少一次微 影蚀刻作业在该些作业区域的不同区域进行不同的选择性蚀刻，藉此使得位于 该些作业区域不同区域的该复数结构旁的间隙壁具有不同的宽度。

【技术特征摘要】
1.一种形成多种宽度间隙壁的方法，其特征在于该方法至少包括以下步骤提供一基材，该基材上具有复数结构，该复数结构分布于至少二作业区域；于该基材上形成至少二层介电层的堆栈；以及于该些介电层上进行至少一次微影蚀刻作业，其中每次微影蚀刻作业包括于该介电层上形成图案化光阻，以曝露该些作业区域中的至少一作业区域；对曝露的该部分作业区域的该些介电层进行选择性蚀刻；以及移除该图案化光阻；其中，该复数结构旁的间隙壁是由该介电层的物质组成，且该至少一次微影蚀刻作业在该些作业区域的不同区域进行不同的选择性蚀刻，藉此使得位于该些作业区域不同区域的该复数结构旁的间隙壁具有不同的宽度。2.如权利要求1所述的形成多种宽度间隙壁的方法，其特征在于更包括在该至少一次微影蚀刻作业后，对所有该作业区域进行一蚀刻，以移除所有非属于该间隙壁的该介电层物质。3.如权利要求1所述的形成多种宽度间隙壁的方法，其特征在于其中在该至少一次微影蚀刻作业的各次作业间，选择性包括至少一半导体制程。4.如权利要求1所述的形成多种宽度间隙壁的方法，其特征在于该复数结构包括闸极结构。5.如权利要求1所述的形成多种宽度间隙壁的方法，其特征在于该结构包括沟渠结构。6.如权利要求1所述的形成多种宽度间隙壁的方法，其特征在于对曝露的该作业区域进行各次蚀刻时，利用相邻该介电层的蚀刻选择比不同而决定该次蚀刻的结束条件。7.如权利要求6所述的形成多种宽度间隙壁的方法，其特征在于该至少一次微影蚀刻的各次蚀刻包括干式蚀刻。8.如权...

【专利技术属性】
技术研发人员：雷明达，林义雄，刘埃森，林正忠，彭宝庆，林佳惠，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：