调整间隙壁宽度的方法以及构造间隙壁的蚀刻方法技术

本发明专利技术公开了一种调整间隙壁宽度的方法，所述间隙壁成分为氧化硅，位于由单晶硅基底以及覆盖于单晶硅基底表面的多晶硅结构组成的晶片上，在所述晶片表面沉积一定厚度的氧化硅薄膜之后，且在对晶片进行用以构造间隙壁的定向蚀刻工艺之前，进行如下步骤：采用各向同性的蚀刻方式削减晶片表面的氧化硅薄膜厚度，使氧化硅薄膜厚度达到预定值。本发明专利技术还公开了一种构造间隙壁的蚀刻方法。本发明专利技术方案可以控制间隙壁的宽度，并且大幅减小多晶硅结构顶部的损失。

【技术实现步骤摘要】

本专利技术涉及集成电路加工制造
，特别涉及一种。
技术介绍
用于构造氧化硅-氮化硅(ON)间隙壁(spacer)的蚀刻过程，其蚀刻对象是由单 晶硅基底和基底表面上的多晶硅结构组成的晶片，蚀刻过程包括 在所述晶片表面沉积一层氮化硅薄膜；然后在氮化硅薄膜上面再沉积一层氧化硅 薄膜； 对所述晶片表面进行垂直方向的针对氧化硅薄膜的定向蚀刻，直到间隙壁的宽度 达到所需要的宽度为止。 传统的ON间隙壁宽度由晶片表面沉积的氧化硅薄膜的厚度来控制，而蚀刻工艺 仅仅用于打开氧化硅薄膜并进行蚀刻过程。 一旦蚀刻的工艺固定下来，在薄膜沉积厚度不 变的情况下，则间隙壁的轮廓以及宽度也将基本确定。但是，工艺中的各种特征尺度的微小 变动是不可避免的。随着元件的线宽接近或低于65nm，需要越来越严格地抑制包括间隙壁 宽度在内的所有因素的变化尺度。 现有技术中，通常通过改变蚀刻工艺的时间的方式来改变间隙壁宽度，从而使间 隙壁宽度符合实际需要。但这同时会带来一系列副作用，例如多晶硅结构的顶部会受到损 失，并且该损失还会随着蚀刻工艺时间的增加而增加。假设在给定的薄膜沉积条件下，沉积 的薄膜厚度的变化范围在12nm到13. 3nm之间。图1至图3为电子显微镜下观察到的晶片 蚀刻后的切面照片，每张照片的底部为单晶硅基底，基底中间突起的部分为多晶硅结构，多 晶硅结构两侧颜色较深的部分为氧化硅薄膜蚀刻后形成的间隙壁。左下角为比例尺，即该 黑色矩形的长度在图中表示20nm。表1列出了图1至图3的各项相关数据。编号蚀刻时间间隙壁宽度顶部损失的高度图116秒7.04nm=18nm图219.2秒7.36nm=22nm图322秒60.65nm 6.52nm 27謡 表1 可以看出，所得间隙壁厚度在6. 5nm到7. 4nm的范围内波动，而多晶硅顶部损失的 高度约为20nm甚至更大。
技术实现思路
有鉴于此，本专利技术实施例提出一种调整间隙壁宽度的方法以及一种构造间隙壁的蚀刻方法，可以控制间隙壁的宽度，并且极大减小了晶片上多晶硅结构顶部的损失。 本专利技术实施例方案提出一种调整间隙壁宽度的方法，所述间隙壁成分为氧化硅，3位于由单晶硅基底以及覆盖于单晶硅基底表面的多晶硅结构组成的晶片上，其特征在于， 在所述晶片表面沉积一定厚度的氧化硅薄膜之后，且在对晶片进行用以构造间隙壁的定向 蚀刻工艺之前，进行如下步骤采用各向同性的蚀刻方式削减晶片表面的氧化硅薄膜厚度， 使氧化硅薄膜厚度达到预定值。 本专利技术实施例还提出一种构造间隙壁的蚀刻方法，其特征在于，该蚀刻方法包括 如下步骤 根据所要构造的间隙壁的厚度值wl，计算得到所需的薄膜厚度值w2，其中w2 > Wl ; 在由单晶硅基底以及覆盖于单晶硅基底表面的多晶硅结构组成的晶片表面沉积 一定厚度的氧化硅薄膜，所述氧化硅薄膜的厚度大于厚度值W2 ; 采用各向同性的蚀刻方式削减晶片表面的氧化硅薄膜厚度，使氧化硅薄膜厚度达到W2的大小； 对所述晶片进行定向蚀刻，构造出厚度为wl的间隙壁。 从以上技术方案可以看出，在构造间隙壁的定向蚀刻之前，通过各向同性的蚀刻 过程将氧化硅薄膜调整到预定厚度，这样就可以在随后的定向蚀刻工艺中得到所需厚度的 间隙壁，并且极大减小了多晶硅结构顶部的损失。附图说明 图1至图3为电子显微镜下观察到的采用现有蚀刻工艺得到的晶片切面照片，每张照片的底部为单晶硅构成的基底，基底中间突起的部分为多晶硅结构，多晶硅结构两侧颜色较深的部分为薄膜蚀刻后形成的间隙壁。 图4所示为本专利技术实施例的蚀刻工艺原理示意图。 图5为本专利技术实施例提出的蚀刻工艺的流程图。 图6至图8为电子显微镜下观察到的采用本专利技术实施例提出的蚀刻工艺得到的晶 片切面照片，每张照片的底部为单晶硅构成的基底，基底中间突起的部分为多晶硅结构，多 晶硅结构两侧颜色较深的部分为薄膜蚀刻后形成的间隙壁。具体实施例方式现有技术中，在薄膜沉积厚度一定的情况下，通过改变蚀刻工艺的时间来控制间 隙壁的宽度。本专利技术实施例方案则是在正式的蚀刻工艺之前增加一个步骤来调整晶片表面 的薄膜沉积厚度，从而达到最终改变间隔壁宽度的目的。 为使本专利技术的目的、技术方案和优点更加清楚，下面结合附图对本专利技术作进一步 的详细阐述。图4所示为本专利技术实施例的蚀刻工艺原理示意图。本专利技术实施例的蚀刻对象 为由单晶硅基底以及基底表面的多晶硅结构构成的晶片，该蚀刻工艺如图5所示，包括如 下步骤 步骤501 :根据所要构造的间隙壁的厚度wl，得到所需的薄膜厚度w2。其中，w2 > wl 。 在反应条件确定的定向蚀刻工艺下，并且要满足多晶硅结构顶部损失高度最小的 条件，则定向蚀刻工艺得到的间隙壁厚度w2与定向蚀刻工艺之前的氧化硅薄膜厚度wl具有唯一的对应关系。这是因为定向蚀刻构造间隙壁的过程就是使得氧化硅薄膜的厚度不 断削减，并且削减速度在沿与单晶硅基底垂直方向最快，因此多晶硅结构顶部的氧化硅薄 膜的厚度减小最快，而多晶硅结构两侧的氧化硅薄膜减小较慢；当多晶硅结构顶部的的氧 化硅薄膜消耗完毕以后，此时多晶硅结构两侧残余的氧化硅就成为间隙壁。如果定向时刻 前氧化硅薄膜的厚度是一定的，则多晶硅结构顶部的氧化硅薄膜刚好消耗完的时刻，多晶 硅结构的顶部损失最小，此时对应的间隙壁厚度是由定向时刻前氧化硅薄膜的厚度唯一决 定的。 因此可以预先通过实验建立wl和w2的对应关系表，通过该对应关系表可以直接 确定所需的薄膜厚度w2。 步骤502 :在由单晶硅基底以及覆盖于单晶硅基底表面的多晶硅结构组成的晶片 表面沉积一定厚度的氧化硅薄膜，所述氧化硅薄膜的厚度大于厚度值w2。对照图4，本步骤 相当于形成了左图中的薄膜结构。 步骤503 :采用各向同性的蚀刻方式削减晶片表面的氧化硅薄膜厚度，使薄膜厚 度达到w2的大小。对照图4，本步骤相当于从左边的晶片切面转换到中间的晶片切面。 步骤504 :对所述晶片进行定向蚀刻，构造出厚度为wl的间隙壁。对照图4，本步 骤相当于从中间的晶片切面转换到右边的晶片切面。 在反应条件一定的情况下，采用各向同性的蚀刻方式削减晶片表面的氧化硅薄膜 厚度，反应时间T与氧化硅薄膜厚度的减少值遵循严格的线性关系，因此可以预先通过实 验确定该线性关系，并建立反应时间T与薄膜厚度减少值的映射关系表； 则所述采用各向同性的蚀刻方式削减晶片表面的氧化硅薄膜厚度，使氧化硅薄膜 厚度达到w2的大小包括 根据氧化硅薄膜厚度w2以及晶片表面沉积的氧化硅薄膜厚度，得到需要削减的 氧化硅薄膜厚度值，并根据所述需要削减的氧化硅薄膜厚度值以及预先得到的映射关系 表，得到反应时间T ; 将所述晶片表面置于充满电浆的反应腔中，且所述反应腔处于无偏压环境中，对 所述晶片进行定向蚀刻，时长为所述反应时间T ; 所述对所述晶片进行定向蚀刻的步骤包括 对所述反应腔加预定强度的偏压。这样就使得反应腔满足定向蚀刻的条件，反应 腔中的晶片在电浆作用下实现定向蚀刻，构造出宽度为wl的间隔壁。 本专利技术实施例还提出了蚀刻工艺中调整间隙壁宽度的方法，在对由多晶硅或单晶 硅基底以及氮化硅元件构成的晶片表面沉积一定厚度的氧化硅薄膜之后，且在对晶片进行 用以构造间隙壁的定向蚀刻工艺之前，包括如下步骤采用各向同性的蚀刻方式削减晶片 表面的本文档来自技高网...

【技术保护点】
一种调整间隙壁宽度的方法，所述间隙壁成分为氧化硅，位于由单晶硅基底以及覆盖于单晶硅基底表面的多晶硅结构组成的晶片上，其特征在于，在所述晶片表面沉积一定厚度的氧化硅薄膜之后，且在对晶片进行用以构造间隙壁的定向蚀刻工艺之前，进行如下步骤：采用各向同性的蚀刻方式削减晶片表面的氧化硅薄膜厚度，使氧化硅薄膜厚度达到预定值。

【技术特征摘要】
一种调整间隙壁宽度的方法，所述间隙壁成分为氧化硅，位于由单晶硅基底以及覆盖于单晶硅基底表面的多晶硅结构组成的晶片上，其特征在于，在所述晶片表面沉积一定厚度的氧化硅薄膜之后，且在对晶片进行用以构造间隙壁的定向蚀刻工艺之前，进行如下步骤采用各向同性的蚀刻方式削减晶片表面的氧化硅薄膜厚度，使氧化硅薄膜厚度达到预定值。2. 根据权利要求1所述的调整间隙壁宽度的方法，其特征在于，使削减后的晶片表面的氧化硅薄膜厚度达到预定值的步骤包括根据所要达到的氧化硅薄膜厚度的预定值以及晶片表面的氧化硅薄膜厚度，得到需要 削减的氧化硅薄膜厚度值，并根据所述需要削减的氧化硅薄膜厚度值，得到反应时间T ;将所述晶片表面置于充满电浆的反应腔中，且所述反应腔处于无偏压环境中，进行各 向同性的蚀刻的时长为所述反应时间T。3. 根据权利要求1或2所述的调整间隙壁宽度的方法，其特征在于，所述晶片表面沉积一定厚度的氧化硅薄膜之前进一步包括在晶体表面沉积氮化硅薄膜。4. 一种构造间隙壁的蚀刻方法，其特征在于，该蚀刻方法包括如下步骤根据所要构造的间隙壁的厚度值wl，计算得到所需的薄膜厚度值w2，其中w2 > wl ;在由单晶硅基底以及覆盖于单晶硅基底表面的多晶硅结构组成的晶片表面沉积一定厚度的氧化硅薄膜，所...

【专利技术属性】
技术研发人员：杜姗姗，韩秋华，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：11[中国|北京]