半导体晶体管的制造方法技术

本发明专利技术披露了一种能限制在形成栅极的蚀刻工艺中所产生的器件缺陷的半导体晶体管的制造方法。该方法包括第一氧化层、氮化层和第二氧化层以这种顺序层压在半导体衬底上以形成ＯＮＯ层；在该ＯＮＯ层上涂覆多晶硅以形成多晶硅层；形成用于在多晶硅层上形成栅极的光刻胶图样；并利用该光刻胶图样作为蚀刻掩模第一次蚀刻多晶硅层，以保持预定的厚度，然后进行第二次蚀刻以除去第一次蚀刻残留的多晶硅层。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件，更特别地，涉及一种半导体晶体 管的制造方法，该方法能限制在形成栅极的蚀刻过程中所产生的器 件缺陷。背景纟支术通常，在设计尺寸为130nm或更小的闪存器件中，晶体管具有 一种结构，在该结构中，在浮动栅极与控制栅极之间形成了用于捕 获电子的电介质(如氧化物-氮化物-氧化物)。在这种结构中，层 压栅-极(laminate gate )具有3000 A或大于3000 A的厚度，这要厚 于厚度为2000 A的普通逻辑晶体管(logic transistor )。因此，需要 在光刻工艺中形成厚度为5000A或更厚的光刻月交图样。可是，当半导体器件的间距(pitch)小于250nm时，将无法形 成光刻胶图样，因此，必须补充厚度不足的光刻胶图样以形成栅极， 该光刻力交图样在利用基于氧化物或氮化物的石更质掩才莫实施蚀刻工 艺时起到掩模的作用。即使在通过补充厚度不足的光刻胶图样来形成栅极的情况下， 也必须优化^更质掩才莫的结构或厚度。而且，在一册纟及形成后，必须除去作为掩模的硬质掩模薄膜，以在控制栅极上形成所需要的硅化 物。结果，整个过程被很不利地复杂化。当半导体器件本文档来自技高网...

【技术保护点】
一种半导体晶体管的制造方法，包括：在半导体衬底上层压第一氧化层，氮化层和第二氧化层以形成ＯＮＯ层；在所述ＯＮＯ层上方涂覆多晶硅以形成多晶硅层；形成光刻胶图样，用于在所述多晶硅层上形成栅极；以及　利用所述光刻胶图样作为蚀刻掩模第一次蚀刻所述 多晶硅层，以保持预定的厚度，以及进行第二次蚀刻以除去第一次蚀刻残留的多晶硅层。

【技术特征摘要】
KR 2007-6-12 10-2007-00574341.一种半导体晶体管的制造方法，包括在半导体衬底上层压第一氧化层，氮化层和第二氧化层以形成ONO层；在所述ONO层上方涂覆多晶硅以形成多晶硅层；形成光刻胶图样，用于在所述多晶硅层上形成栅极；以及利用所述光刻胶图样作为蚀刻掩模第一次蚀刻所述多晶硅层，以保持预定的厚度，以及进行第二次蚀刻以除去第一次蚀刻残留的多晶硅层。2. 根据权利要求1所述的方法，其特征在于所述半导体晶体管是 一种130nm或更小的具有SONOS结构的闪存单元器件。3. 根据权利要求1所述的方法，其特征在于利用去耦等离子源(DPS)蚀刻单元来实施所述第一次...

【专利技术属性】
技术研发人员：张贞烈，
申请(专利权)人：东部高科股份有限公司，
类型：发明
国别省市：KR[韩国]