单片集成的半导体材料和器件制造技术

本发明专利技术提供了用于单片集成单晶硅和单晶的非硅材料以及器件的方法和结构。在一个结构中，一种半导体结构包括硅衬底和布置在所述硅衬底上的第一单晶半导体层，其中所述第一单晶半导体层具有和弛豫硅的晶格常数不同的晶格常数。所述半导体结构还包括不知在第一区域中的所述第一单晶半导体层上的绝缘层、布置在所述第一区域中的绝缘层上的单晶硅层以及布置在第二区域中而不在第一区域中的第一单晶半导体层的至少一部分上的第二单晶半导体层。该第二单晶半导体层具有和弛豫硅的晶格常数不同的晶格常数。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般涉及半导体结构的制造。更具体地，本专利技术涉及硅和其它 单晶半导体材料和/或器件的单片集成。
技术介绍
将III-V族材料与硅组合的概念出现于二十世纪八十年代。虽然在那 时不能预见硅技术t艮的程度并且因此不能具体说明许多潜在应用，但是 对该技术进行了根本的^Rfe性研究。该基本思想是将发射和检测光的能力 (III-V族材料)与数字逻辑(硅数字电路)结合将打破旧的市场并产生新 的市场。然而，在实际中真正实现该目标被证明为比最初认识的更具有挑 战性。
技术实现思路
本专利技术中，提供了用于单片集成单晶硅和单晶的非硅材料与器件的方 法和结构。一方面， 一种半导体结构包括珪衬底；布置在该珪衬底上的第一单 晶半导体层，其中第一单晶半导体层具有和弛豫(relaxed)硅的晶格常数不同的晶格常数；布置在第一区域中的第一单晶半导体层上的绝缘层；布 置在第一区域中的绝缘层上的单晶硅层；和布置在第二区域中而不在第一区域中的第一单晶半导体层的至少一部分上的第二单晶半导体层，其中第 二单晶半导体层具有和他豫硅的晶格常数不同的晶格常数。另一方面，提供一种形成半导体结构的方法。该方法包括提供硅衬底；在该珪村底上布置第一单晶半导体层，其中第一单晶半导体层具有和 弛豫硅晶格常数不同的晶格常数；在第 一 区域中的第 一单晶半导体层上布 置绝缘层；在第一区域中的绝缘层上布置单晶硅层；和在第二区域中的第 一单晶半导体层的至少一部分上布置第二单晶半导体层，其中第一区域中不存在第二单晶半导体层，并且其中第二单晶半导体层具有和他豫硅晶格 常数不同的晶格常数。另一方面， 一种半导体结构包括硅衬底；布置在该硅村底上的第一 单晶半导体层，其中第 一单晶半导体层具有和他豫硅的晶格常数不同的晶 格常数；布置在第一区域中的第一单晶半导体层上的单晶硅层；和布置在 第二区域中而不在第一区域中的第一单晶半导体层的至少一部分上的第 二单晶半导体层，其中第二单晶半导体层具有和他豫硅的晶格常数不同的 晶格常数。一方面， 一种单片集成的半导体器件结构包括硅衬底；布置在该硅 衬底上的第 一单晶半导体层，其中第 一单晶半导体层具有和弛M的晶格 常数不同的晶格常数；布置在第一 区域中的第一单晶半导体层上的绝缘 层；布置在第一区域中的绝缘层上的单晶硅层；至少一个包括元件的^ 电子器件，该元件包含至少一部分所述单晶珪层；布置在第二区域中而不 在第一区域中的第一单晶半导体层的至少一部分上的第二单晶半导体层， 其中第二单晶半导体层具有和弛豫珪的晶格常数不同的晶格常数；和至少一个包括有源区的III-V泉良光器件，该有源区包含至少一部分所述第二 单晶半导体层。另一方面，提供了一种形成半导体结构的方法。该方法包括提供硅 衬底；在该硅衬底上布置第一单晶半导体层，其中第一单晶半导体层具有 和他豫硅不同的晶格常数的晶格常数；在第 一 区域中的第 一单晶半导体层上布置绝缘层；在第一区域中的绝缘层上布置单晶硅层；和在第二区域中 的第一单晶半导体层的至少一部分上布置第二单晶半导体层，其中第一区域中不存在第二单晶半导体层，和其中第二单晶半导体层具有与他豫硅的晶格常数不同的晶格常数。另一方面， 一种半导体结构包括硅衬底；布置在该硅村底上的第一 单晶半导体层，其中第 一单晶半导体层具有和扭豫眭的晶格常数不同的晶 格常数；布置在第一区域中的第一单晶半导体层上的单晶硅层；和布置在20第二区域中而不在第一区域中的第一单晶半导体层的至少一部分上的第 二单晶半导体层，其中第二单晶半导体层具有和他豫硅的晶格常数不同的 晶格常数。一方面， 一种单片集成的半导体器件结构包括硅衬底；布置在该硅 衬底上的第 一单晶半导体层，其中第 一单晶半导体层具有和他豫法的晶格 常数不同的晶格常数；布置在第一区域中的第一单晶半导体层上的绝缘 层；布置在第一区域中的绝缘层上的单晶硅层；至少一个包括有源区的硅 基光电检测器，该有源区包含至少一部分所述单晶硅层；布置在第二区域 中而不在第一区域中的第一单晶半导体层的至少一部分上的第二单晶半 导体层，其中第二单晶半导体层具有和弛豫硅的晶格常数不同的晶格常 数；和至少一个包括有源区的非硅光电检测器，该有源区包含至少一部分 所述第二单晶半导体层。另一方面，换:供了一种形成单片集成半导体器件结构的方法。该方法 包括提供硅衬底；在该硅村底上布置第一单晶半导体层，其中第一单晶 半导体层具有和他豫硅不同的晶格常数的晶格常数；在第一区域中的第一 单晶半导体层上布置绝缘层；在第一区域中的绝缘层上布置单晶硅层；形成至少一个包括有源区的珪基光电检测器，该有源区包含至少一部分所述 单晶硅层；在第二区域中而不在第一区域中的第一单晶半导体层的至少一 部分上布置第二单晶半导体层，其中第二单晶半导体层具有和他豫硅的晶 格常数不同的晶格常数；和形成至少一个包括有源区的非硅光电检测器， 该有源区包含至少 一部分所述第二单晶半导体层。另一方面， 一种单片集成的半导体器件结构包括硅衬底；布置在该 硅衬底上的第一单晶半导体层，其中第一单晶半导体层具有和弛豫硅的晶 格常数不同的晶格常数；布置在第一区域中的第一单晶半导体层上的单晶 硅层；至少一个包括有源区的硅基光电检测器，该有源区包含至少一部分 所述单晶珪层；布置在第二区域中而不在第一区域中的第一单晶半导体层 的至少一部分上的第二单晶半导体层，其中第二单晶半导体层具有和他豫 硅的晶格常数不同的晶格常数；和至少一个包括有源区的非硅光电检测 器，该有源区包含至少一部分所述第二单晶半导体层。一方面， 一种单片集成的半导体器件结构包括硅衬底；布置在该硅 衬底上的第一单晶半导体层，其中第一单晶半导体层具有和他泉法的晶格常数不同的晶格常数；布置在第一区域中的第一单晶半导体层上的绝缘 层；布置在第一区域中的绝缘层上单晶硅层；至少一个包括元件的砍基电 子器件，该元件包含至少一部分所述单晶硅层；布置在第二区域中而不在 第一区域中的第一单晶半导体层的至少一部分上的第二单晶半导体层，其 中第二单晶半导体层具有和弛M的晶格常数不同的晶格常数；和至少一个包括元件的III-V族电子器件，该元件包含至少一部分所述第二单晶半 导体层。另一方面，提供了一种形成单片集成半导体器件结构的方法。该方法 包括提供硅衬底；在该硅衬底上布置第一单晶半导体层，其中第一单晶 半导体层具有和他豫硅不同的晶格常数的晶格常数；在第一区域中的第一 单晶半导体层上布置绝缘层；在第一区域中的绝缘层上布置单晶硅层；形成至少一个包括元件的硅基电子器件，该元件包含至少一部分所述单晶硅 层；在第二区域中而不在第一区域中的第一单晶半导体层的至少一部分上 布置第二单晶半导体层，其中第二单晶半导体层具有和弛豫法的晶格常数 不同的晶格常数；和形成至少一个包括元件的III-V族电子器件，该元件 包含至少 一部分所述第二单晶半导体层。在另一个方法中， 一种单片集成的半导体器件结构包括>^衬底；布 置在该硅衬底上的第 一单晶半导体层，其中第 一单晶半导体层具有和弛豫 硅的晶格常数不同的晶格常数；布置在第一区域中的第一单晶半导体层上 的单晶硅层；至少一个包括元件的硅基电子器件，该元件包含至少一部分 所述单晶硅层；布置在第二区域中而不在第一区域中的第一单晶半本文档来自技高网...

【技术保护点】
一种半导体结构，包括：硅衬底；布置在所述硅衬底上的第一单晶半导体层，其中所述第一单晶半导体层具有与弛豫硅的晶格常数不同的晶格常数；布置在第一区域中的所述第一单晶半导体层上的绝缘层；布置在所述第一区域中的所述绝缘层上的单晶硅层；和　布置在第二区域中而不在所述第一区域中的所述第一单晶半导体层的至少一部分上的第二单晶半导体层，其中所述第二单晶半导体层具有与所述弛豫硅的晶格常数不同的晶格常数。

【技术特征摘要】
【国外来华专利技术】US 2005-11-1 60/732,442;US 2006-4-7 60/790,2041.一种半导体结构，包括硅衬底；布置在所述硅衬底上的第一单晶半导体层，其中所述第一单晶半导体层具有与弛豫硅的晶格常数不同的晶格常数；布置在第一区域中的所述第一单晶半导体层上的绝缘层；布置在所述第一区域中的所述绝缘层上的单晶硅层；和布置在第二区域中而不在所述第一区域中的所述第一单晶半导体层的至少一部分上的第二单晶半导体层，其中所述第二单晶半导体层具有与所述弛豫硅的晶格常数不同的晶格常数。2. 根据权利要求1所述的半导体结构，其中所述第二单晶半导体层具有 与所述第一单晶层的组成不同的组成。3. 根据权利要求1所述的半导体结构，其中所述第二单晶半导体层布置 为与所述第 一单晶半导体层的所述至少 一部分接触。4. 根据权利要求l所述的半导体结构，其中所述第二单晶半导体层的上 表面与所述单晶硅层的上表面M本上共面的。5. 根据权利要求1所述的半导体结构，其中所述第二单晶半导体层包括 III-V族半导体层。6. 根据权利要求5所述的半导体结构，还包括在所述III-V族半导体层 上布置的硅层。7. 根据权利要求6所述的半导体结构，其中所i^层布置为与所述III-V 族半导体层接触。8. 根据权利要求1所述的半导体结构，其中所述单晶硅层包括扭豫硅层。9. 根据权利要求1所述的半导体结构，其中所述单晶硅层包括应变硅层。10. 根据权利要求l所述的半导体结构，其中所述绝缘层包括氧化物层。11. 根据权利要求10所述的半导体结构，其中所述氧化物层包括氧化硅。12. 根据权利要求1所述的半导体结构，还包括布置在所i^衬底之上并 且在所述第 一单晶半导体层之下的第二绝缘层。13. 根据权利要求1所述的半导体结构，其中所述第一单晶半导体层包括至少两个单晶半导体，所述至少两个单晶半导体层彼此叠置并且具有彼此 不同且与他豫硅的晶格常数不同的晶格常数。14. 根据权利要求13所述的半导体结构，其中所述至少两个单晶半导体层 包括锗层和InP层。15. 根据权利要求13所述的半导体结构，其中所述至少两个单晶半导体层 包括锗层和GaN层。16. 根据权利要求13所述的半导体结构，其中所述至少两个单晶半导体层 包含GaAs和InP层。17. 根据权利要求13所述的半导体结构，其中所述至少两个单晶半导体层 包含GaAs层和GaN层。18. 根据权利要求1所述的半导体结构，其中所述第一单晶半导体层包括 锗层。19. 根据权利要求18所述的半导体结构，其中所述第一单晶半导体层还包 括布置在所述锗层之下的硅-锗渐变层。20. 根据权利要求18所述的半导体结构，还包括布置在所述硅衬底之上和 所述锗层之下的第二绝缘层。21. 根据权利要求20所述的半导体结构，其中所述锗层布置为与所述第二 绝缘层接触。22. 根据权利要求1所述的半导体结构，其中所述第一单晶半导体层包括23. 根据权利要求22所述的半导体结构，其中所述第一单晶半导体层还包 括布置在所述硅-锗层之下的硅-锗渐变层。24. 根据权利要求22所述的半导体结构，还包括布置在所i^衬底之上和 在所述硅-锗层之下的第二绝缘层。25. 根据权利要求24所述的半导体结构，其中所述硅-锗层布置为与所述 第二绝缘层接触。26. 根据权利要求l所述的半导体结构，其中所述第一单晶半导体层包括 III-V族半导体层。27. 根据权利要求26所述的半导体结构，其中所述III-V族半导体层包括 GaN层。28. 根据权利要求26所述的半导体结构，其中所述III-V族半导体层包括 GaAs层。29. 根据权利要求26所述的半导体结构，其中所述第一单晶半导体层还包 括布置在所述III-V族半导体层之下的锗层。30. 根据权利要求26所述的半导体结构，其中所述第一单晶半导体层还包 括布置在所述III-V族半导体层之下的硅-锗层。31. 根据权利要求26所述的半导体结构，其中所述第一单晶半导体层还包 括布置在所述III-V族半导体层之下的硅-锗渐变层。32. 根据权利要求1所述的半导体结构，其中所述硅衬底具有至少150亳 米的直径。33. 根据权利要求1所述的半导体结构，其中所^衬底具有至少200毫 米的直径。34. —种形成半导体结构的方法，所述方法包括 提供硅衬底；在所述硅衬底上布置第 一单晶半导体层，其中所述第 一单晶半导体层 具有与私M的晶格常数不同的晶格常数；在第一区域中的所述第一单晶半导体层上布置绝缘层；在所述第一区域中的所述绝缘层上布置单晶硅层；和在第二区域中的所述第一单晶半导体层的至少一部分上布置第二单晶 半导体层，其中在所述第一区域中不存在所述第二单晶半导体层，并且其中所述第二单晶半导体层具有与他豫硅的晶格常数不同的晶格常数。35. 根据权利要求34所述的方法，其中所述第二单晶半导体层具有与所述 第一单晶层的组成不同的组成。36. 根据权利要求34所述的方法，其中在所述绝缘层上布置所述单晶硅层 包括提供包括施主衬底和布置在基本全部所逸逸主衬底上的上覆单晶硅层 的施主晶片，其中所述上覆单晶硅层包含所述第一区域中的所述单晶硅 层；提供包括所i^衬底的处理晶片，所i^衬底具有布置在其上的所述 第一单晶半导体层；和晶片掩^所述施主晶片和所述处理晶片，其中在晶片M之后形成晶 片的M对，使得所述单晶硅层和所述第一单晶半导体层布置在所述硅村 底和所述施主衬底之间。37. 根据权利要求36所述的方法，其中在所述第一单晶半导体层上布置所 述绝缘层包括在所述晶片M之前，在所述处理晶片的所述第一单晶半 导体层基本全部上布置上覆绝缘层。38. 根据权利要求36所述的方法，其中在所述第一单晶半导体层上布置所 述绝缘层包括在所述晶片M之前，在所述施主晶片的所述上覆单晶硅 层基本全部上布置上覆绝缘层。39. 根据权利要求37或38所述的方法，还包括在晶片M之后，除去 所述施主衬底以暴露所述上覆单晶珪层。40. 根据权利要求39所述的方法，还包括通过除去所述第二区域中的所 述上覆单晶硅层的一部分和所述第二区域中的所述上覆绝缘层的一部分， 由此暴露所述第二区域中的所述第 一单晶半导体层，从而限定所述第二区 域。41. 根据权利要求40所述的方法，其中在所述第二区域中的所述第一单晶 半导体层的所述至少一部分上布置所述第二单晶半导体层包括在所述第 二区域中的所述第一单晶半导体层的所述至少一部分上外延沉积所述第 二单晶半导体层。42. 根据权利要求41所述的方法，其中所述第二单晶半导体层的上表面与 所述单晶硅层上表面是基本上共面的。43. 根据权利要求41所述的方法，其中所述第二单晶半导体层包括III-V 族半导体层。44. 根据权利要求43所述的方法，还包括在所述III-V族半导体层上沉积娃层o45. —种半导体结构，包括 硅衬底；布置在所述硅衬底上的第 一单晶半导体层，其中所述第 一单晶半导体 层具有与弛豫法的晶格常数不同的晶格常数；布置在所述第 一 区域中的所述第 一单晶半导体层上的单晶硅层；和布置在第二区域中而不在所述第一区域中的所述第一单晶半导体层的 至少一部分上的第二单晶半导体层，其中所述第二单晶半导体层具有与弛 豫硅的晶格常数不同的晶格常数。46. 4艮据权利要求45所述的结构，还包括布置在所述单晶硅层和所述第一 单晶半导体层之间的在所述第 一 区域中的层。47. 根据权利要求46所述的结构，其中布置在所述单晶硅层和所述第一单 晶半导体层之间的在所述第 一 区域中的所述层是非绝缘层。48. 根据权利要求46所述的结构，其中布置在所述单晶硅层和所述第一单 晶半导体层之间的在所述第一区域中的所述层是绝缘层。49. 根据权利要求45所述的结构，其中所述第二单晶半导体层的至少一部 分具有与所述第一单晶层的组成不同的组成。50. —种单片集成的半导体器件结构，包括 珪衬底；布置在所述硅衬底上的第一单晶半导体层，其中所述第一单晶半导体 层具有与弛豫硅的晶格常数不同的晶格常数；布置在第 一 区域中的所述第 一单晶半导体层上的绝缘层；布置在所述第一区域中的所述绝缘层上的单晶硅层；至少一个包括元件的砼基电子器件，所述元件包含至少一部分所述单 晶桂层;布置在第二区域中而不在所述第一区域中的所述第一单晶半导体层的 至少一部分上的第二单晶半导体层，其中所述第二单晶半导体层具有与所 述他豫硅的晶格常数不同的晶格常数；和至少 一个包括有源区的III-V族发光器件，所述有源区包含至少 一部 分所述第二单晶半导体层。51. 根据权利要求50所述的结构，其中所述第二单晶半导体层具有与所述 第一单晶层的组成不同的组成。52. 根据权利要求50所述的结构，其中所述至少一个a电子器件包括金 属氧化物半导体场效应晶体管。53. 根据权利要求50所述的结构，其中所述至少一个III-V族发光器件包 括发光二极管。54. 才艮据权利要求50所述的结构，其中所述至少一个III-V族发光器件包 括多个发光二极管。55. 根据权利要求54所述的结构，其中所述多个发光二极管布置为一维阵 列。56. 根据权利要求54所述的结构，其中所述多个发光二极管布置为二维阵 列。57. 根据权利要求56所述的结构，其中所述二维阵列覆盖矩形区域。58. 根据权利要求50所述的结构，还包括将至少一个珪基电子器件和所述 至少一个III-V族发光器件连接的电互连。59. 根据权利要求58所述的结构，其中所述至少一个硅基电子器件配置为 驱动所述至少一个III-V ;^L光器件。60. 根据权利要求50所述的结构，还包括至少一个包含有源区的珪基光电 检测器，所述有源区包含至少一部分所述单晶硅层。61. 根据权利要求50所述的结构，还包括布置在所述至少一个III-V^L 光器件和所述至少一个硅基光电检测器之间的光学波导，所述光学波导配置为将由所述至少一个in-v发光器件发射的光引导至所述至少一个a光电检测器。62. 根据权利要求50所述的结构，其中所述第二单晶半导体层布置为与所 述第 一单晶半导体层的所述至少 一部分接触。63. 根据权利要求50所述的半导体结构，其中所述第二单晶半导体层的上 表面与所述单晶硅层的上表面是基本上共面的。64. 根据权利要求50所述的半导体结构，其中所述第二单晶半导体层包括 III-V族半导体层。65. 根据权利要求64所述的半导体结构，还包括布置在所述III-V族半导 体层上的硅层，其中所述硅层布置为与所述III-V族半导体层接触。66. 根据权利要求50所述的半导体结构，其中所述单晶硅层包括扭豫硅 层。67. 根据权利要求50所述的半导体结构，其中所述单晶硅层包括应变硅 层。68. 根据权利要求50所述的半导体结构，还包括布置在所述硅衬底之上并且在所述第 一单晶半导体层之下的第二绝缘层。69. 根据权利要求50所述的半导体结构，其中所述第一单晶半导体层包括 至少两个单晶半导体，所述至少两个单晶半导体彼此叠置并且具有彼此不 同且与他豫硅的晶格常数不同的晶格常数。70. 根据权利要求69所述的半导体结构，其中所述至少两个单晶半导体层 包括锗层和InP层。71. 根据权利要求69所述的半导体结构，其中所述至少两个单晶半导体层 包括锗层和GaN层。72. 根据权利要求69所述的半导体结构，其中所述至少两个单晶半导体层 包括GaAs层和InP层。73. 根据权利要求69所述的半导体结构，其中所述至少两个单晶半导体层 包括GaAs层和GaN层。74. 根据权利要求50所述的半导体结构，其中所述第一单晶半导体层包括 锗层。75. 根据权利要求74所述的半导体结构，其中所述第一单晶半导体层还包 括布置在所述锗层之下的硅-锗渐变层。76. 根据权利要求74所述的半导体结构，还包括布置在所述硅衬底之上并 且在所述锗层之下的第二绝缘层。77. 根据权利要求27所述的半导体结构，其中所述锗层布置为与所述第二 绝缘层接触。78. 根据权利要求50所述的半导体结构，其中所述第一单晶半导体层包括娃瞧错层o79. 根据权利要求78所述的半导体结构，其中所述第一单晶半导体层还包 含布置在所ii^-锗层之下的硅-锗渐变层。80. 根据权利要求78所述的半导体结构，还包括布置在所述硅衬底之上并且在所述硅-锗层之下的第二绝缘层。81. 根据权利要求80所述的半导体结构，其中所i^-锗层布置为与所述 第二绝缘层接触。82. 根据权利要求50所述的半导体结构，其中所述第一单晶半导体层包括 III-V族半导体层。83. 根据权利要求82所述的半导体结构，其中所述III-V族半导体层包括 GaN层。84. 根据权利要求82所述的半导体结构，其中所述III-V族半导体层包括 GjiAs层。85. 根据权利要求82所述的半导体结构，其中所述第一单晶半导体层还包 括布置在所述III-V族半导体层之下的锗层。86. 根据权利要求82所述的半导体结构，其中所述第一单晶半导体层还包 包括布置在所述III-V族半导体层之下的硅-锗层。87. 根据权利要求82所述的半导体结构，其中所述第一单晶半导体层还包 括布置在所述III-V族半导体层之下的珪-锗渐变层。88. 根据权利要求50所述的半导体结构，其中所述硅衬底具有至少150毫 米的直径。89. 根据权利要求50所述的半导体结构，其中所^衬底具有至少200毫 米的直径。90. 一种形成单片集成半导体器件结构的方法，所述方法包括 提供硅衬底；在所i^衬底上布置第一单晶半导体层，其中所述第一单晶半导体层 具有与掩豫硅的晶格常数不同的晶格常数；在第 一 区域中的所述第 一单晶半导体层上布置绝缘层；在所述第一区域中的所述绝缘层上布置单晶珪层；形成至少一个包括元件的硅基电子器件，所^it件包含至少一部分所 述单晶珪层；在第二区域中而不在所述第一区域中的所述第一单晶半导体层的至少 一部分上布置第二单晶半导体层，其中所述第二单晶半导体层具有与所述 他泉法的晶格常数不同的晶格常数；和形成至少一个包括有源区的III-V氣良光器件，所述有源区包含至少 一部分所述第二单晶半导体层。91. 一种单片集成的半导体器件结构，包含珪衬底；布置在所述硅衬底上的第 一单晶半导体层，其中所述第 一单晶半导体层具有与弛豫硅的晶格常数不同的晶格常数；布置在第一区域中的所述第一单晶半导体层上的单晶硅层；至少一个包括元件的硅基电子器件，所述元件包含至少一部分所述单 晶娃层;布置在第二区域中而不在所述第一区域中的所述第一单晶半导体层的 至少 一部分上的第二单晶半导体层，其中所述第二单晶半导体层具有与所 述他豫硅的晶格常...

【专利技术属性】
技术研发人员：尤金A菲茨杰拉德，
申请(专利权)人：麻省理工学院，
类型：发明
国别省市：US[美国]