一种集成电路装置及存储矩阵制造方法及图纸

本发明专利技术涉及一种集成电路装置和存储矩阵，该装置包含一晶体管具有第一接点、第二接点和第三接点；一第一接触栓塞连接该晶体管的第一接点；一第二接触栓塞连接该晶体管的第一接点；一第一电阻式存储单元具有第一端点和第二端点，而且该第一端点连接该第一接触栓塞；以及一第二电阻式存储矩阵具有第三端点和第四端点，而且该第三端点连接该第二接触栓塞。

【技术实现步骤摘要】

本专利技术涉及一种半导体装置，特别是涉及一种具有电阻式存储单元的存储 矩阵及集成电路装置。
技术介绍
电阻式存储矩阵(resistive memory array)广泛地应用在集成电路装置中， 典型的电阻式存储矩阵中的存储单元的电阻装置至少具有两个状态高电阻状 态和低电阻状态。存储单元的状态可由外加电压控制，不同的状态会决定通过 存储单元的电流量的不同。图1所示是一种传统电阻式存储矩阵的一部分，其中包含有多个电阻单元 成行成列地排列。以位于列i-1和行j-1的存储单元2为例，该存储单元2包 含选择晶体管4和电阻单元6，其中选择晶体管4连接到字符线WLj.p而电 阻单元6连接到位线BLi.,，而且选择晶体管4控制选择电阻单元6。根据目前电阻式存储矩阵的研究，相变化存储(phase change memory, PCM)公认可能是下一代非挥发性存储(non-volatilememory)的主流，PCM 存储单元的操作是基于电性诱导硫族化合物材料(chalcogenide material)产生 相变化，通常为Ge2Sb2Te5 (GST)。存储单元的两个逻辑状态分别称为复位状 态与设定状态(reset and set states)，各对应于活性硫族化合物具有高电阻的 非晶态和具有低电阻的结晶态，产生于此硫族化合物材料里的焦耳热效应可导 致此材料发生相变化，其中包含非晶态和结晶态之间的相变化。非晶态会在材 料融化和快速冷却时出现，而当硫族化合物在高温中维持一段时间后则会呈现 结晶态，其中此温度必须低于硫族化合物的熔点。一般而言，电阻式存储单元需要高操作电流，特别是硫族化合物材料需要 高电流以产生足够的焦耳热效应。双极结型晶体管(bipolar junction transistors, BJT)通常比金属氧化物半导体(metal-oxide-semiconductor, MOS)较适合 于提供较高的驱动电流。相较于MOS， BJT具有较不易生产且生产成本高等缺点，然而，另一方面，MOS则需要比BJT大的芯片空间来提供与BJT相同的电流量，因此设计者必须权衡于生产成本和芯片面积两者之间。故需要可以 提供电阻单元足够的电流量，同时又可以节省芯片面积的选择晶体管的结构与 制造方法，来解决上述讨论的问题。
技术实现思路
本专利技术的所要解决的技术问题在于一种集成电路的装置及存储矩阵，克服 现有技术中芯片面积较大、生产成本较高的问题。为了实现上述目的，本专利技术提供一种集成电路装置，其中该晶体管包含一第一、 一第二和一第三接点； 一第一接触栓塞连接晶体管的第一接点； 一第二 接触栓塞连接晶体管的第一接点； 一第一电阻式存储单元；以及一第二电阻式 存储单元。其中第一和第二电阻式存储单元各具有两个端点，第一电阻式存储单元具有一第一端点和一第二端点，第一端点连接第一接触栓塞；而第二电阻 式存储单元具有一第三端点和一第四端点，第三端点连接第二接触栓塞。为了实现上述目的，本专利技术还提供一种包含晶体管的集成电路装置，此晶 体管包含一第一、 一第二和一第三接点， 一个接触栓塞连接第一接点， 一条金 属线连接接触栓塞并覆盖在此接触栓塞之上；一第一电阻式存储单元具有一第 一底电极连接金属线并覆盖在此金属线之上；以及一第二电阻式存储单元具有 第二底电极连接此金属线并覆盖在此金属线之上。为了实现上述目的，本专利技术还提供一种存储矩阵，该存储矩阵包含多个电 阻式存储单元排列在多个行或列上。该存储矩阵包含有多条延伸于第一方向上 的字符线，多条延伸于第二方向上的位线，多个连接到字符线的晶体管， 一第 一和一第二接触栓塞，以及一第一和一第二电阻式存储单元，其中第二方向垂 直于第一方向。每一个晶体管都包含有一第一、 一第二和一第三接点，而且每 个晶体管的第二接点都与字符线连接，第一和第二接触栓塞则与晶体管的第一 接点连接。第一和第二电阻式存储单元各具有两个端点，第一电阻式存储单元 有一第一端点和一第二端点，第一端点连接第一接触栓塞，第二端点连接到多 条位线中的一第一位线；而第二电阻式存储单元有一第三端点和一第四端点， 第三端点连接第二接触栓塞，而第四端点连接到多条位线中的一第二位线。本专利技术通过多个电阻式存储单元分担此存储矩阵的选择器的功能，进而达到减少每个存储单元占据的芯片面积的目的。以F结合附图和具体实施例对本专利技术进行详细描述，但不作为对本专利技术的 限定。附图说明为让本专利技术的上述和其它目的、特征、优点与实施例能更明显易懂，所附 图式的详细说明如下图1是一个传统电阻式存储矩阵的示意图，其中每个晶体管控制选择一个 电阻单元；图2A是一个存储矩阵的示意图，其中一个MOS晶体管控制选择多个电 阻单元；图2B是一个存储矩阵的示意图，其中一个双极结型晶体管控制选择多个 电阻单元；图3是本专利技术一较佳实施例的透视图；以及 图4A到图4E是本专利技术的较佳实施例的剖面图。主要组件符号说明2:存储单元4:选择晶体管6:电阻单元20:存储矩阵22:电阻单元24:存储矩阵20中的一个位26:选择器28:第一接点30:第二接点32:第三接点36:接触点38:金属线40:接触栓塞42:金属压点44:底电极45:导电黏着层46:相变化组件47:虚线框48:顶电极60:共享金属线62:共享接触栓塞BL:位线WL:字符线具体实施例方式本专利技术较佳实施例的制造与使用方式详细描述如下所示。本专利技术提供创新 概念并且能够广泛地应用在各种专业领域。本专利技术较佳实施例仅用于描述本发 明的制造和使用过程中每一特定方法，然其并非用于限制本专利技术。图2A和图2B分别绘示一种存储矩阵20概要的线路图，此存储矩阵包含 多个电阻单元(resistive cells) 22排列成多个行与列，每一个电阻单元22都 标示上行列的数字用以代表此电阻单元22所处在位置，换句话说，位在第j 行、第i列上的电阻单元22会标示成22jj。为了方便说明，图式中仅绘示三行 j-l、 j和j+l，以及四列i-l、 i、 n-l和n，然而任何熟知本技术的都知道一个 矩阵包含更多行与列。本专利技术一较佳实施例中，每一个电阻单元22包含多个 由锗锑碲合金Ge2Sb2Te5 (GST)组成的相变化存储单元，以及顶和底电极，然 而此电阻单元也可由其它任何可设计成具有两个电阻值且可由外加电压或电 流操作的电阻单元取代，例如电阻器单元(resistor cells)、磁阻单元 (magnetic-resistive cells)等类似装置。该电阻式存储矩阵20还包含有多个选择器26，用来控制选择多个电阻单 元22。每个选择器26的下标都标示着行列的数字，并将一个选择器与受该选 择器控制的电阻单元视为一个单位(unit) 24。本专利技术一较佳实施例中，这些 选择器26可由金属氧化物半导体(MOS)组成，请参照图2A;或者由双极 结型晶体管(BJT)组成，请参照图2B，其中MOS装置可以是平面的晶体管 或者是鳍式场效应晶体管(Fin field effect transistor, FinFET)。每一个选择器 26包含有第一接点28、第二接点30和第三接点32。请参照图2A， MOS装 置的第一接点28是漏极，第二接点30是栅极，而第三接点32则是源极。请 参照本文档来自技高网...

【技术保护点】
一种集成电路装置，其特征在于，包含：　一个晶体管，具有一第一接点、一第二接点以及一第三接点；　一第一接触栓塞，连接该晶体管的该第一接点；　一第二接触栓塞，连接该晶体管的该第一接点；　一第一电阻式存储单元，具有一第一端点和一第二端点，其中该第一端点连接该第一接触栓塞；以及　一第二电阻式存储单元，具有一第三端点和一第四端点，其中该第三端点连接该第二接触栓塞。

【技术特征摘要】
US 2007-7-10 11/775,7411、一种集成电路装置，其特征在于，包含一个晶体管，具有一第一接点、一第二接点以及一第三接点；一第一接触栓塞，连接该晶体管的该第一接点；一第二接触栓塞，连接该晶体管的该第一接点；一第一电阻式存储单元，具有一第一端点和一第二端点，其中该第一端点连接该第一接触栓塞；以及一第二电阻式存储单元，具有一第三端点和一第四端点，其中该第三端点连接该第二接触栓塞。2、 根据权利要求1所述的集成电路装置，其特征在于，还包含 一字符线，延伸于第一方向，其中该晶体管的第二接点连接到该字符线；以及一第一位线和一第二位线，分别连接到对应的该第二端点和该第四端点， 该第一和第二位线延伸于第二方向且垂直于第一方向；其中该第一电阻式存储单元包含连接该第一位线的一第一顶电极，该第 二电阻式存储单元包含连接该第二位线的一第二顶电极，其中该第一和第二 顶电极的电阻率高于该第一和第二位线。3、 根据权利要求1所述的集成电路装置，其特征在于，该第一和该第二 电阻式存储单元选自一组至少具有相变化存储单元、电阻单元和磁阻单元所 组成的群组。4、 根据权利要求l所述的集成电路装置，其特征在于，该第一和该第二 电阻式存储单元各包含位于一电阻组件下方的一底电极，且该底电极位于该 电阻组件和对应的该第一或该第二接触栓塞之间；该第一和该第二电阻式存 储单元的该底电极下方还包含有相对应的一第一金属压点和一第二金属压 点，其中该第一和第二金属压点形成于一金属层之上。5、 根据权利要求4所述的集成电路装置，其特征在于，该第一和该第二 电阻式存储单元的该底电极的电阻率高于该第一和该第二金属压点。6、 根据权利要求1所述...

【专利技术属性】
技术研发人员：李自强，梁春升，黄俊仁，杨富量，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]