基板结构及其制法制造技术

本发明专利技术涉及一种基板结构及其制法，所述基板结构包括配置有线路本体的基板本体，该线路本体具有至少一凹部，以强化该线路本体与该基板本体的绝缘部之间的结合而避免脱层的问题，因而该线路本体的表面不需粗糙化，即可有效结合该绝缘材，故本发明专利技术的线路本体的表面可依需求平坦化，以利于降低该线路本体的电性插入损耗。耗。耗。

【技术实现步骤摘要】
基板结构及其制法


[0001]本专利技术有关一种封装基板，尤指一种改变线体外观的基板结构及其制法。

技术介绍

[0002]随着科技的演进与电子产业的蓬勃发展，电子产品也逐渐迈向多高性能的趋势，其中，诉求高频高速(如5G)的电子产品愈来愈多。
[0003]图1A为现有封装基板1的剖面示意图。如图1A所示，现有封装基板1包含有一具有导电通孔100的核心层10、设于该核心层10上的线路层11与增层结构13以及一覆盖该增层结构13的防焊层15，其中，该导电通孔100填有绝缘填充材100a，且该增层结构13具有至少一介电层130、设于该介电层130上的布线层131及多个电性连接该布线层131与该线路层11的导电盲孔132，而该防焊层15具有多个开孔150，且令该最外侧布线层131外露于该开孔150，以结合焊球17，使该封装基板1经由该焊球17外接半导体芯片(图略)或电路板(图略)。
[0004]随着电子产品对于信号传送的高频高速的需求提高，现有封装基板1中的传输线路(如该线路层11及布线层131)的电性插入损耗(Insertion Loss)愈趋严重，故可经由采用低损耗(低Dk/Df)的介电材制作该封装基板1的绝缘部(例如该防焊层15及介电层130)，以降低信号的衰减而提高信号完整性。
[0005]然而，现有封装基板1因选用低损耗的介电材制作绝缘部，容易增加其它电性及制程上的不稳定，如低损耗的介电材对热的敏感度增加，易使该封装基板1呈现不稳定的状态。
[0006]此外，由于金属线路(如该线路层11及布线层131)的外观表面愈平坦，如图1B所示，则插入损耗愈小，故业界也可采用降低金属线路的表面粗糙度的方式，取代选用低损耗介电材的方式，但该金属线路的平坦表面与绝缘材(该防焊层15及介电层130)的结合性不佳，容易发生脱层的问题。
[0007]因此，如何克服上述现有技术的种种问题，实已成为目前业界亟待克服的难题。

技术实现思路

[0008]鉴于上述现有技术的缺陷，本专利技术提供一种基板结构及其制法，可利于降低线路本体的电性插入损耗。
[0009]本专利技术的基板结构，包括：基板本体；以及线路本体，其基于该基板本体的型态作配置且定义有导电迹线及至少一形成于该导电迹线上的凹部。
[0010]本专利技术还提供一种基板结构的制法，包括：提供一配置有至少一导电体的基板本体；移除该导电体的部分材料，以形成线路本体，其中，该线路本体定义有导电迹线及至少一形成于该导电迹线上的凹部。
[0011]前述的基板结构及其制法中，该导电迹线具有一体相连的第一导电线体及第二导电线体，且该第一导电线体的厚度大于该第二导电线体的厚度，以令该第一导电线体与该第二导电线体形成该凹部。例如，该凹部的深度为该线路本体的厚度的1/2至1/3。或者，该
凹部的宽度为该线路本体的宽度的1/3。
[0012]前述的基板结构及其制法中，该凹部为上下贯穿的穿孔状。例如，该凹部的宽度为该线路本体的宽度的1/3。或者，该线路本体具有多个相互间隔配置的该凹部。
[0013]前述的基板结构及其制法中，该凹部形成于该线路本体的相对两侧。例如，该线路本体的相对两侧的其中一凹部的深度为该线路本体的厚度的1/2至1/3。或者，该线路本体的相对两侧的其中一凹部的宽度为该线路本体的宽度的1/3。
[0014]由上可知，本专利技术的基板结构及其制法中，主要经由该线路本体布设该凹部的设计，使线路本体与绝缘材之间的结合性增强，因而该线路本体的表面不需粗糙化，即可有效结合该绝缘材，以避免脱层的问题，故相比于现有技术，本专利技术的线路本体的表面可依需求平坦化，因而有利于降低该线路本体的电性插入损耗。
[0015]此外，经由该凹部的设计，即可降低插入损耗，故相比于现有技术，本专利技术的基板结构无需选用低损耗的介电材制作该基板本体的绝缘材，因而能避免其它电性及制程上的不稳定等问题。
附图说明
[0016]图1A为现有封装基板的剖面示意图。
[0017]图1B为图1A的局部立体示意图。
[0018]图2A至图2H为本专利技术的基板结构的制法的第一实施例的剖面示意图。
[0019]图2G
’
为图2G的另一实施例。
[0020]图2G”为图2G的局部平面示意图。
[0021]图2H
’
为图2H的另一实施例的剖面示意图。
[0022]图3A至图3F为本专利技术的基板结构的制法的第二实施例的剖面示意图。
[0023]图3F
’
为图3F的另一实施例。
[0024]图3G至图3H为图3F的后续制程的剖面示意图。
[0025]图3H
’
为图3G的后续制程的另一实施例的剖面示意图。
[0026]图4A为图2H或图3F的局部立体示意图。
[0027]图4B为图2G
’
或图3F
’
的局部立体示意图。
[0028]图4C为图3H的局部立体示意图。
[0029]图5A为图2H的另一实施例的剖面示意图。
[0030]图5B为图5A的局部放大立体示意图。
[0031]图6为本专利技术的基板结构与现有封装基板的线路传输损耗比较图。
[0032]附图标记说明
[0033]1 封装基板
[0034]10,20,30
’ꢀ
核心层
[0035]100,201,301 导电通孔
[0036]100a 绝缘填充材
[0037]11,2b,3b 线路层
[0038]13 增层结构
[0039]130,260,360 介电层
[0040]131,261,361 布线层
[0041]132,262,362 导电盲孔
[0042]15 防焊层
[0043]150,250,350,350
’ꢀ
开孔
[0044]17 焊球
[0045]2,2
’
,2”,3,3
’
,3”,5 基板结构
[0046]2a,2a
’
,2a”,3a,3a
’
,5a 基板本体
[0047]20a 第一金属层
[0048]20b 第二金属层
[0049]200 通孔
[0050]203,203
’
,263,363 电性接触垫
[0051]21,21
’
,31,31
’
,31”,51,51
’
,51
”ꢀ
线路本体
[0052]21a,31a 第一导电线体
[0053]21b,31b 第二导电线体
[0054]210,210
’
,310,310
’
,310”,510,510
’
,510...

【技术保护点】

【技术特征摘要】
1.一种基板结构，其特征在于，包括：基板本体；以及线路本体，其基于该基板本体的型态作配置且定义有导电迹线及至少一形成于该导电迹线上的凹部。2.如权利要求1所述的基板结构，其特征在于，该导电迹线具有一体相连的第一导电线体及第二导电线体，且该第一导电线体的厚度大于该第二导电线体的厚度，以令该第一导电线体与该第二导电线体形成该凹部。3.如权利要求2所述的基板结构，其特征在于，该凹部的深度为该线路本体的厚度的1/2至1/3。4.如权利要求2所述的基板结构，其特征在于，该凹部的宽度为该线路本体的宽度的1/3。5.如权利要求2所述的基板结构，其特征在于，该凹部形成于该线路本体的相对两侧。6.如权利要求5所述的基板结构，其特征在于，该线路本体的相对两侧的其中一凹部的深度为该线路本体的厚度的1/2至1/3。7.如权利要求5所述的基板结构，其特征在于，该线路本体的相对两侧的其中一凹部的宽度为该线路本体的宽度的1/3。8.如权利要求1所述的基板结构，其特征在于，该凹部为上下贯穿的穿孔状。9.如权利要求8所述的基板结构，其特征在于，该凹部的宽度为该线路本体的宽度的1/3。10.如权利要求8所述的基板结构，其特征在于，该线路本体具有多个相互间隔配置的该凹部。11.一种基板结构的制法，其特征在于，包括：提供一配置有至少一导电体的基板本体；以...

【专利技术属性】
技术研发人员：林河全，杨惠琪，施智元，陈嘉成，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：