包含垂直引线键合体的半导体装置制造方法及图纸

一种半导体装置，包含装置的衬底接触指上的引线键合体的垂直列。半导体裸芯安装在衬底上，并且电耦接到衬底，使得半导体裸芯的组可以具有延伸到衬底上的相同接触指的键合引线。通过将这些引线以垂直列键合到接触指，而不是接触指上的分开的、并排的引线键合体，可以减小接触指的面积。小接触指的面积。小接触指的面积。

【技术实现步骤摘要】
包含垂直引线键合体的半导体装置


[0001]本申请涉及半导体装置，特别地，涉及包含垂直引线键合体的半导体装置。

技术介绍

[0002]对便携消费电子产品的需求的强劲增长驱动了对大容量储存装置的需求。诸如闪速存储器储存卡的非易失性半导体存储器装置变得广泛应用，以满足日益增长的对数字信息储存和交换的需求。它们的便携性、多功能性和坚固设计，以及它们的高可靠性和大容量，已经使这样的存储器装置理想地在各种电子装置中使用，包含例如数码相机、数码音乐播放器、视频游戏控制台、PDA和蜂巢电话。
[0003]尽管已知许多封装配置，闪速存储器半导体装置总体上可以制造为封装体中系统(SIP)或多芯片模块(MCM)，其中多个半导体裸芯被安装并互连到小足印衬底的上表面。衬底可以总体上包含刚性、电介质基部，其具有在一侧或两侧上蚀刻的导电层。裸芯堆叠体中的半导体裸芯通常电连接到衬底，使得多个键合引线从堆叠体延伸且在衬底上的单个接触指上的分开、离散位置彼此并排连接。已知在单独的接触指上以单行的分开位置形成这些并排引线键合体。还已知在单独的接触指上以分开、并排位置的阵列形成这些引线键合体，诸如例如两行引线键合体。
[0004]不论是引线键合体的单行还是阵列，形成分开、并排引线键合体要求足够大的接触指面积，以容纳每个单独键合体。在始终存在的对增加给定形状因数的半导体封装体的储存容量的驱动力的前提下，期望最小化封装体中的半导体裸芯的大小。具有分开的引线键合体的接触指占据封装体中的宝贵空间，该空间本可用于增大封装体中的裸芯的大小。

技术实现思路

[0005]在一个示例中，本技术涉及一种半导体衬底，包括：第一表面；以及多个接触指，形成在第一表面中，多个接触指各自配置为接收多个引线键合体，同时具有比容纳两个或更多个并排引线键合体所需面积更小的面积。
[0006]在其他示例中，本技术涉及一种半导体装置，包括：衬底，包括：第一表面，以及多个接触指，形成在第一表面中；多个半导体裸芯；以及耦接到多个半导体裸芯的多个键合引线，来自多个半导体裸芯中的每一个的键合引线，其键合到多个接触指中的单个接触指，多个键合引线以垂直列键合到单个接触指。
[0007]在另一示例中，本技术涉及一种半导体装置，包括：衬底，包括：第一表面，以及多个接触指，形成在第一表面中，多个接触指中的接触指具有50μm至70μm之间的长度和50μm至70μm之间的宽度；至少两个半导体裸芯的组，每个组包括一个或多个半导体裸芯；以及电耦接机构，用于将半导体裸芯从每个组电耦接到单个接触指。
附图说明
[0008]图1是根据本技术的实施例的衬底和使用该衬底的半导体装置的总体制造工艺的
流程图。
[0009]图2是根据本技术的实施例的制造工艺中的第一步骤处的半导体装置的衬底的侧视图。
[0010]图3是图2的衬底的俯视图。
[0011]图4是制造工艺根据本技术的实施例中的第二步骤处的半导体装置的衬底的侧视图。
[0012]图5是图4的衬底的立体图。
[0013]图6是根据本技术的实施例的安装在衬底上的若干半导体裸芯的侧视图。
[0014]图7是图6的衬底的角部的放大部分图，示出在衬底的接触指上形成焊料凸块的引线键合劈刀。
[0015]图8是图6的半导体裸芯和衬底的立体图。
[0016]图9是根据本技术的实施例的安装在衬底上的若干半导体裸芯的侧视图。
[0017]图10是图9的半导体裸芯和衬底的立体图。
[0018]图11是根据本技术的实施例的安装在衬底上的若干半导体裸芯的侧视图。
[0019]图12是图11的半导体裸芯和衬底的立体图。
[0020]图13是根据本技术的实施例的安装在衬底上的若干半导体裸芯的侧视图。
[0021]图14是图13的半导体裸芯和衬底的立体图。
[0022]图15是根据本技术的实施例的安装在衬底上的若干半导体裸芯的侧视图。
[0023]图16是图15的半导体裸芯和衬底的立体图。
[0024]图17是根据本技术的实施例的安装在衬底上的若干半导体裸芯的侧视图。
[0025]图18是图17的半导体裸芯和衬底的立体图。
[0026]图19是根据本技术的实施例的若干垂直形成的引线键合体的放大拍摄图。
[0027]图20是根据本技术的替代实施例的安装在衬底上的若干半导体裸芯的侧视图。
[0028]图21是根据本技术的实施例的完成的半导体装置的侧视图。
[0029]图22是根据本技术的其他实施例的衬底面板上的包含接触指和虚设接触指的若干衬底的立体图。
[0030]图23是根据本技术的替代实施例的安装在衬底上的若干半导体裸芯的侧视图。
[0031]图24是图23的半导体裸芯和衬底的立体图。
[0032]图25是图23中所示的半导体裸芯和衬底的放大侧视图。
[0033]图26是图23中所示的半导体裸芯和衬底的放大侧视图，还包含嵌入键合引线的焊料球。
[0034]图27是根据图23中所示的方案的替代方案的半导体裸芯和衬底的放大侧视图。
[0035]图28是图23中所示的半导体裸芯和衬底的放大侧视图，还包含嵌入键合引线的一对焊料球。
[0036]图29是根据本技术的其他实施例的半导体裸芯和衬底的放大侧视图。
[0037]图30是图29中所示的半导体裸芯和衬底的放大侧视图，还包含焊料球顶部上的焊料凸块。
具体实施方式
[0038]现将参考附图描述本技术，其在实施例中的涉及半导体装置，包含装置的衬底接触指上的引线键合体的垂直列。在衬底接触指上垂直地构建引线键合体允许接触指制造得更小，由此释放装置中的空间以用于更大的半导体裸芯，通孔栅栏(via fence)和/或其他部件。总体上，半导体裸芯安装在衬底上，并且电耦接到衬底，使得半导体裸芯的组可以具有延伸到衬底上的相同接触指的键合引线。通过以垂直列将这些引线键合到接触指，而不是接触指上的分开、并排引线键合体，接触指的面积可以减小。
[0039]应当理解，本技术可以以许多不同的形式来实现，并且不应被解释为限于这里阐述的实施例。相反，提供这些实施例是为了使得本公开彻底和完整的，并将向本领域技术人员充分传达该技术。实际上，本技术旨在覆盖这些实施例的替代、修改和等同，其包括在如所附权利要求所限定的技术的范围和精神内。此外，在本技术的以下详细描述中，阐述了许多具体细节以便提供对本技术的彻底理解。然而，对于本领域普通技术人员将清楚的是，可以在没有这样的具体细节的情况下实践本技术。
[0040]如本文中可能使用的，术语“顶”和“底”，“上”和“下”以及“垂直”和“水平”仅是示例性和说明性目的，并不意味着限制本技术的描述，因为所引用的项目可以在位置和取向上进行交换。同样，如本文所使用的，术语“实质上”、“大约”和/或“约”是指指定尺寸或参数可以在给定应用的可接受的制造公差内变化。在一实施例中本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体衬底，包括：第一表面；以及多个接触指，形成在所述第一表面中，所述多个接触指各自配置为接收多个引线键合体，而具有比容纳两个或更多个并排引线键合体所需的面积更小的面积。2.如权利要求1所述的半导体衬底，其中所述接触指配置为接收2个至6个之间的引线键合体。3.如权利要求1所述的半导体衬底，还包括施加在所述第一表面之上的阻焊掩模，所述阻焊掩模被蚀刻以在所述多个接触指中的每一个之上形成窗。4.如权利要求1所述的半导体衬底，其中所述多个接触指形成在所述衬底的两个相对边缘处。5.一种半导体装置，包括：衬底，包括：第一表面，以及多个接触指，形成在所述第一表面中；多个半导体裸芯，堆叠在所述衬底的第一表面上；以及多个键合引线，耦接到所述多个半导体裸芯，来自所述多个半导体裸芯中的每一个的键合引线键合到所述多个接触指中的单个接触指，所述多个键合引线以垂直列键合到所述单个接触指。6.如权利要求5所述的半导体装置，其中所述单个接触指具有50μm至70μm之间的长度，以及50μm至70μm之间的宽度。7.如权利要求5所述的半导体装置，其中所述单个接触指配置为接收所述多个键合引线，而具有比容纳两个或更多个并排引线键合体所需的面积更小的面积。8.如权利要求5所述的半导体装置，其中所述垂直的键合体的列包括由所述多个键合引线的端部形成的多个球凸块和针脚键合体。9.如权利要求5所述的半导体装置，其中所述垂直键合体的列包括由所述多个键合引线中的至少一个的端部形成的多个键合球和至少一个针脚键合体。10.如权利要求5所述的半导体装置，其中所述多个半导体裸芯包括2个至6个之间的半导体裸芯。11.如权利要求5所述的半导体装置，还包括所述衬底的第一表面上的阻焊掩模...

【专利技术属性】
技术研发人员：狄晓峰，严俊荣，陈治强，王伟利，路昕，邓琪，CY吴，张聪，杨晨璘，邱进添，
申请(专利权)人：西部数据技术公司，
类型：发明
国别省市：