半导体结构及其形成方法技术

半导体结构，包括：半导体衬底；金属化部件，位于半导体衬底上方；第一介电部件；第二介电部件；以及通孔接触件。金属化部件包括第一底角和与第一底角相对的第二底角。第一介电部件与第一底角相邻，并且第二介电部件与第二底角相邻。金属化部件介于第一介电部件与第二介电部件之间。在一些实施例中，第一底角的由第一介电部件的侧壁与金属化部件的底面限定的夹角小于90

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本申请的实施例涉及半导体结构及其形成方法。

技术介绍

[0002]半导体集成电路(IC)行业经历了快速增长。IC材料和设计方面的技术进步已经在后面多代IC中产生了持续改进。每一代都有比上一代具有更小且更复杂的电路。然而，这些进步增加了处理和制造IC的复杂性。
[0003]在IC演变的过程中，功能密度(即每芯片面积的互连器件的数量)已经普遍增加，而几何尺寸(即使用制造工艺中可制造的最小组件(或线)的量级)已经减小。这种按比例缩小工艺通常通过提高生产效率和减少相关成本带来效益。
[0004]然而，随着部件尺寸持续减小，制造工艺持续变得更加难以执行。因此，形成尺寸越来越小的可靠半导体器件成为挑战。

技术实现思路

[0005]本申请的一些实施例提供了一种半导体结构，包括：半导体衬底；金属化部件，位于所述半导体衬底上方，其中，所述金属化部件至少包括第一底角和与所述第一底角相对的第二底角；第一介电部件，与所述金属化部件的所述第一底角相邻，其中，所述第一底角的由所述第一介电部件的侧壁与所述金属化部件的底面限定的夹角小于90
°
；第二介电部件，与所述金属化部件的所述第二底角相邻，使得所述金属化部件介于所述第一介电部件与所述第二介电部件之间；以及通孔接触件，被配置为将所述金属化部件连接至所述半导体衬底。
[0006]本申请的另一些实施例提供了一种半导体结构，包括：半导体衬底；第一金属化部件，位于所述半导体衬底上方，其中，所述金属化部件包括第一底角和与所述第一底角相对的第二底角；第二金属化部件，位于所述半导体衬底上方，其中，所述金属化部件包括第三底角和与所述第三底角相对的第四底角；第一介电部件，位于所述第一金属化部件与所述第二金属化部件之间；以及第二介电部件，在与所述第一介电部件相对的一侧处与所述第一金属化部件相邻，其中所述第一金属化部件、所述第二金属化部件、所述第一介电部件与所述第二介电部件沿着相同方向布置，所述第一金属化部件的所述第一底角与所述第一介电部件相邻并由锐角限定，并且所述第二金属化部件的所述第三底角C3/C3
’
与所述第一介电部件相邻并由锐角限定。
[0007]本申请的又一些实施例提供了一种用于形成半导体结构的方法，包括：接纳半导体衬底，其中，在所述半导体衬底上方形成第一介电层；在所述第一介电层中形成沟槽；填充所述沟槽以在所述第一介电层中形成导电层；将所述导电层分段以形成被凹槽彼此分离的第一导电部件与第二导电部件；以及用第二介电层填充所述凹槽，使得所述导电部件中的一个或两个由所述第一介电层的一部分和所述第二介电层的一部分封端。
附图说明
[0008]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0009]图1是根据本专利技术的各个方面的用于形成半导体结构的方法10的流程图。
[0010]图2A、图3A、图4A、图5A、图6A、图7A、图8A、图9A、图10A、图11A、图13A、图14A、图15A、图16A、图17A、图18A和图19A是根据本专利技术的一个或多个实施例的方面的方法10的各个阶段处的半导体结构的示意性平面顶视图。
[0011]图2B、图3B、图4B、图5B、图6B、图7B、图8B、图9B、图10B、图11B、图13B、图14B、图15B、图16B、图17B、图18B和图19B分别是根据本专利技术的一个或多个实施例的方面的沿着图2A、图3A、图4A、图5A、图6A、图7A、图8A、图9A、图10A、图11A、图13A、图14A、图15A、图16A、图17A、图18A和图19A的线II
‑
II
’
截取的半导体结构的示意性截面图。
[0012]图2C、图3C、图4C、图5C、图6C、图7C、图8C、图9C、图10C、图11C、图13C、图14C、图15C、图16C、图17C、图18C和图19C分别是根据本专利技术的一个或多个实施例的方面的沿着图2A、图3A、图4A、图5A、图6A、图7A、图8A、图9A、图10A、图11A、图13A、图14A、图15A、图16A、图17A、图18A和图19A的线I
‑
I
’
截取的示意性截面图。
[0013]图12是根据本专利技术的一个或多个实施例的方面的沿着图11A的线I
‑
I
’
截取的半导体结构的示意性截面图。
[0014]图20是根据本专利技术的一个或多个实施例的方面的沿着图19A的线II
‑
II
’
截取的半导体结构的示意性截面图。
具体实施方式
[0015]以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0016]此外，用“约”、“近似”等描述数值或数值范围时，该术语旨在涵盖在包括所描述的数值在内的合理范围内的数值，诸如所描述的数值或如本领域技术人员理解的其他值的+/
‑
10％内。例如，术语“约5nm”涵盖从4.5nm至5.5nm的尺寸范围。而且，为了便于描述，在此可以使用诸如“在
…
之下”、“在
…
下方”、“下部”、“在
…
之上”、“上部”、“上面”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。器件可以以其他方式进行定向(旋转100度或者处于其他方向)，而其中所使用的空间相关描述符可以做相应解释。
[0017]如本文所用，诸如“第一”、“第二”和“第三”等术语描述各个元件、组件、区、层和/或部分，但这些元件、组件、区、层和/或部分不应受这些术语限制。这些术语可能仅用于将
一个元件、组件、区、层或部分与另一元件、组件、区、层或部分彼此区分开。除非上下文清楚地指明，否则本文中使用的诸如“第一”、“第二”和“第三”等术语不暗示顺序或次序。
[0018]IC制造工艺流程通常可分成三类：前段制程(FEOL)、中段制程(MEOL)和后段制程(BEOL)。FEOL通常包括与IC器件(诸如晶体管)的制造相关的工艺。例如，FEOL工艺可包括形成用于隔离形成晶体管的IC器件、栅极结构以及源极和漏极结构(也称为源极/漏极结本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，包括：半导体衬底；金属化部件，位于所述半导体衬底上方，其中，所述金属化部件至少包括第一底角和与所述第一底角相对的第二底角；第一介电部件，与所述金属化部件的所述第一底角相邻，其中，所述第一底角的由所述第一介电部件的侧壁与所述金属化部件的底面限定的夹角小于90
°
；第二介电部件，与所述金属化部件的所述第二底角相邻，使得所述金属化部件介于所述第一介电部件与所述第二介电部件之间；以及通孔接触件，被配置为将所述金属化部件连接至所述半导体衬底。2.根据权利要求1所述的半导体结构，其中，所述第二底角的由所述第二介电部件的侧壁与所述金属化部件的所述底面限定的夹角大于90
°
。3.根据权利要求1所述的半导体结构，其中，所述第二底角的由所述第二介电部件的侧壁与所述金属化部件的所述底面限定的夹角小于90
°
。4.根据权利要求1所述的半导体结构，其中，所述第一介电部件与所述第二介电部件具有相同的组分。5.根据权利要求1所述的半导体结构，其中，所述第一介电部件与所述第二介电部件具有不同的组分。6.根据权利要求1所述的半导体结构，还包括设置在所述半导体衬底上方的至少一个栅极结构，其中，所述栅极结构与所述金属化部件沿着不同方向纵向延伸。7.一种半导体结构，包括：半导体衬底；第一金属化部件，位于所述半导体衬底上方，其中，...

【专利技术属性】
技术研发人员：黄麟淯，游力蓁，庄正吉，程冠伦，王志豪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：