一种同步动态存储器的刷新控制模块制造技术

本发明专利技术涉及一种同步动态存储器的刷新控制模块，包括有限状态机和刷新控制信号输出电路；所述有限状态机具有六种状态，分别是空闲、预充电、自刷新进入、自刷新退出、自动刷新和等待状态；所述刷新控制信号输出电路输出刷新信号Ｒｅｆｒｅｓｈ、预充电信号Ｐｒｅｃｈａｒｇｅ和时钟使能信号ＣＫＥ。与现有技术相比，本发明专利技术的优点在于：为现有空间ＳＤＲＡＭ控制器提供了控制ＳＤＲＡＭ芯片进入自刷新模式的功能，从而降低整机的功耗，以适应空间飞行器的低功耗要求。同时，本发明专利技术用尽可能少的状态寄存器来实现刷新控制，能够较好地适应空间应用的抗辐射要求。

【技术实现步骤摘要】

本专利技术属于空间电子
，具体地说，本专利技术涉及一种用于存储 器的刷新控制模块。
技术介绍
空间飞行器在其执行任务过程中产生大量数据，这些数据由于受飞行 器一一地面数据链路的时间及带宽限制，通常需要由大容量存储器暂存， 在飞行器过站时下行回放。大容量存储器的存储介质通常采用同步动态随机存取存储器(SDRAM)及闪速存储器(FLASH存储器)。SDRAM需要 动态刷新才能保持数据不丟失。现有的应用于空间任务的SDRAM—般采 用自动刷新(Auto Refresh)模式，该模式需要控制器定时向SDRAM发 送刷新指令。在此模式下，SDRAM芯片可进行数据存取操作，但功耗较 大。在商用领域中，SDRAM控制器还存在另一种刷新模式，即自刷新(Self Refresh)模式，该模式不需要外部的定期刷新指令，SDRAM芯片将在内 部自己产生刷新脉冲，在此模式下，SDRAM芯片的功耗相对自动刷新模 式大大减小，但SDRAM芯片将无法立即响应数据的存取操作，仅能够保 持现有数据不丢失。在现有技术中，空间飞行器用SDRAM控制器仅能够使得SDRAM芯 片进行自动刷新，而不能控制其进入自刷新模式。随着空间技术的发展， 所需SDRAM芯片容量不断增加，大容量存储器的功耗也大大增加。而卫 星所能提供的能源非常有限。因此SDRAM的自动刷新模式已经无法满足 空间飞行器的低功耗要求。而空间飞行器的大容量存储器工作时，大多数 情况下某一时刻仅对某一片SDRAM芯片进行存取操作，其他芯片并无存 取操作，数据保持不丢失即可。因此可以采用自刷新模式，既降低了整机 功耗，又不影响整机工作。另一方面，现有的商用SDRAM控制器中，自刷新(SelfRefresh)模 式完全采用状态机的方式实现，所需状态寄存器较多，在空间应用上存在容易因太空辐射导致的单粒子翻转而发生状态错误的缺点。再者，现有商用SDRAM控制器可控制的存储容量有限，因此不适用与空间海量数据存 储应用。
技术实现思路
本专利技术的目的在于克服现有技术的不足，提供一种适于空间飞行器使 用的，能够控制SDRAM进入自刷新模式的刷新控制模块。为实现上述专利技术目的，本专利技术提供的同步动态存储器的刷新控制模块 包括有限状态机和刷新控制信号输出电路；.所述有限状态机具有六种状 态，分别是空闲、预充电、自刷新进入、自刷新退出、自动刷新和等待状态； 所述刷新控制信号输出电路根据所述有限状态机提供的状态，输出刷新信 号Refresh、预充电信号Precharge和时钟4吏能信号CKE，用以控制同步动 态存储器进入相应的状态。上述技术方案中，所述六种状态由外部指令控制在时钟的节拍下进行状 态转换，并由刷新控制信号输出电路输出相应的控制信号。上述技术方案中，所述有限状态机的输入端接收经过译码的CPU指令 信号。上述技术方案中，所述经过译码的CPU指令信号包括自动刷新指令信 号AR、自刷新进入指令SR-Entry和自刷新退出指令SR-Exit。上述技术方案中，所述刷新控制信号输出电路由一个2输入或门和三个 D触发器构成；所述三个D触发器分别输出所述刷新信号Refresh、预充 电信号Precharge和时钟使能信号CKE。上述技术方案中，所述刷新控制模块可以是物理上独立的器件，也可以 集成在同步动态存储器的控制器中。与现有技术相比，本专利技术的优点在于为现有空间SDRAM控制器提供了控制SDRAM芯片进入自刷新 (SELF-REFRESH)模式的功能，从而降低整机的功耗，以适应空间飞行 器的低功耗要求。同时，本专利技术用尽可能少的状态寄存器来实现刷新控制， 能够较好地适应空间应用的抗辐射要求。另外，本专利技术的刷新控制模块与 空间用SDRAM控制器结合使用后，可以根据系统需要，灵活地由CPU 指令决定哪一片SDRAM芯片进入自刷新模式，从而满足空间飞行任务数 据存储灵活性的需要。附图说明图1为本专利技术所使用的SDRAM控制系统的原理框图； 图2为本专利技术所使用的有限状态机的状态转换图； 图3为本专利技术工作所需控制CPU的指令流程图； 图4为本专利技术实例电路图5为本专利技术实际仿真所得SDRAM自刷新波形图。 具体实施例方式为进一步说明本专利技术的目的和特征，下面结合附图及具体实施例对本发 明进行详细描述。 实施例1本实施例通过在现有的的SDR雄控制系统中嵌入刷新控制器(即刷新控 制模块)来实现控制SDRAM芯片进入自刷新模式的目的。图1为本专利技术所使 用的SDRAM控制系统的原理框图，通常的SDRAM控制系统包含指令i,码单元 和SDRAM控制信号产生单元(或称为SDRAM控制器)。其中指令译码单元与控制用CPU的控制总线和数据总线相连，根据CPU指令，译码产生刷新控制器所需的控制信号；SDRAM控制信号产生单元产生SDRAM存储器阵列所需的 控制信号(包括RAS、 CAS、 WE和DQM信号)。本实施例的刷新控制器联接在 指令译码单元和SDRAM控制信号产生单元之间。本实施例的刷新控制器外部接口包括输入自动刷新指令信号AR、自刷新 进入指令SR_Entry、自刷新退出指令SR—Exit,还包括输出控制信号 Refresh、 Precharge禾口 CKE。所述刷新控制器根据指令译码单元的自动刷新指令、自刷新进入指令和 自刷新退出指令产生刷新信号Refresh、预充电信号Precharge和时钟使能 信号CKE，然后将这三个信号输出给SDR細控制信号产生单元，由SDRAM控 制信号产生单元产生相应控制信号RAS、 CAS及WE,从而控制SDRAM存储器 进行自动刷新、自刷新进入或自刷新退出，以保持数据存储的正确。SDRAM 自动刷新与自刷新控制所需控制信号状态如表1所示。表l命令CKE n-lCKE nCSRASCASWEDQMBAA10 /APAll ,A9 _0自动刷新HHLHXX进入自刷新HLHXX预充块选择HXHXVX电所有块XH无操作指令HXHXXXXXHHH该表为SDRAM自刷新、自动刷新和预充电所需外部指令及控制信号真值7表。其中，V=有效，X=无所谓，H=逻辑高电平，L=逻辑低电平。SDRAM芯片的刷新模式受CPU控制，在欲使某片SDRAM芯片进入数据维持 状态时，控制用CPU应首先判断该SDRAM芯片是否处于读或写状态，若是， 则需要等待l毫秒后再进行判断；若否，则应首先向指令译码单元发出自动 刷新指令，然后发出自刷新进入指令。指令流图如图3所示。本实施例提供的SDRAM刷新控制器，主要由D触发器、有限状态机和两 输入或门组成。所述有限状态机的状态转换图如图2所示。其中包含6种状 态空闲、预充电、自刷新进入、自刷新退出、自动刷新、等待。这六种状 态由外部指令控制在时钟(CLK)的节拍下进行状态转换，并输出相应控制 信号Refresh、 Precharge和CKE。当状态机处于空闲状态时，若接收到外部指令信号自动刷新(AR)或进 入自刷新(SR-Entry),则下一个时钟节拍状态机由空闲状态进入预充电状 态，同时预充电指令输出信号Precharge被赋值为，1，(高电平)。否则， 仍停留在空闲状态。当状态机处于预充电状态时，下一个时钟节拍状态机将自动进入等待状态。当状态机处于等待状态时，如果外部指令SR-Ent本文档来自技高网...

【技术保护点】
一种同步动态存储器的刷新控制模块，包括有限状态机和刷新控制信号输出电路；所述有限状态机具有六种状态，分别是空闲、预充电、自刷新进入、自刷新退出、自动刷新和等待状态；所述刷新控制信号输出电路根据所述有限状态机提供的状态，输出刷新信号Ｒｅｆｒｅｓｈ、预充电信号Ｐｒｅｃｈａｒｇｅ和时钟使能信号ＣＫＥ，用以控制同步动态存储器进入相应的状态。

【技术特征摘要】
1. 一种同步动态存储器的刷新控制模块，包括有限状态机和刷新控制信号输出电路；所述有限状态机具有六种状态，分别是空闲、预充电、自刷新进入、自刷新退出、自动刷新和等待状态；所述刷新控制信号输出电路根据所述有限状态机提供的状态，输出刷新信号Refresh、预充电信号Precharge和时钟使能信号CKE，用以控制同步动态存储器进入相应的状态。2. 根据权利要求1所述的刷新控制模块，其特征在于，所述六种状态 由外部指令控制在时钟的节拍下进行状态转换，并由刷新控制信号输出电路 输出相应的控制信号。3. 根据权利要求1所述的刷新控制模块，其特征在于，所述有限状态 机...

【专利技术属性】
技术研发人员：陈斌，沈卫华，安军社，陈晓敏，孙辉先，
申请(专利权)人：中国科学院空间科学与应用研究中心，
类型：发明
国别省市：11[中国|北京]