半导体电路及其控制方法技术

本发明专利技术的目的是在半导体电路中，或特别是在其上组合了ＤＲＡＭ和逻辑电路的ＬＳＩ中降低刷新操作的次数，从而实现降低能耗和防止因刷新和逻辑电路的ＤＲＡＭ存取之间的冲突引起的存储器存取时间增加造成逻辑电路性能降低。为实现该目的，仅对存储了由逻辑部分使用的数据的行进行刷新。另外，把从数据写入到数据读出周期重叠或相互接近的任意数据分配给ＤＲＡＭ的同一行，以便在其上存储数据，仅在其上存储的数据有效的时间周期期间刷新该行。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及，特别是其中延长DRAM的刷新操作之间间隔的。随着半导体集成化的发展，把处理器、存储器、或其它电路集成到一个芯片上已成为可能。另外，随着能够将诸如处理器和DRAM(动态RAM)之类的逻辑电路组合在一个芯片上的工艺技术的发展，在一个存储器上实现DRAM已成为可能。DRAM的每个存储单元较小，并由电容制成。其超过SRAM(静态RAM)实施方案的优点在于可极大减小芯片面积。另一方面，它们带来这样一个缺点，作为数据存储在其上的电荷随着时间的推移而放电，因此会造成数据丢失。因此，需要进行操作以防止数据丢失。DRAM的存储单元通常排列在一个矩阵阵列中。用读出放大器检测，并又每次一行地读出存储在存储单元中的数据，再把读出的数据值写回原来的存储单元。这一系列操作被称为＂刷新＂。刷新操作期间，DRAM不接受对其自身的任何存取。在允许从DRAM外部读/写的正常模式中，由DRAM外部的DRAM控制器执行刷新操作，但在由象备用电池供电时这样的睡眠模式中，由DRAM LSI内部的刷新控制器进行刷新操作。在睡眠模式中，不接受来自DRAM外部的任何读/写存取。在此，当DRAM和逻辑电路组合在同本文档来自技高网...

【技术保护点】
一种控制包括ＤＲＡＭ的半导体电路的方法，包括步骤：在ＤＲＡＭ的每一行上排列数据，并对数据进行组合以减少存储数据所需的行的数量；和刷新其上已存储数据的每一所述行。

【技术特征摘要】
JP 1997-6-12 155125/971．一种控制包括DRAM的半导体电路的方法，包括步骤在DRAM的每一行上排列数据，并对数据进行组合以减少存储数据所需的行的数量；和刷新其上已存储数据的每一所述行。2．一种控制包括DRAM的半导体电路的方法，包括步骤在所述DRAM的同一行上排列任意数据，其中这些数据从写入到读出的周期重叠或相互接近；和仅在从数据最初写入到数据读出结束的时间周期期间刷新所述行。3．一种控制包括DRAM的半导体电路的方法，包括步骤获得一个要使用DRAM的应用所需的存储容量，然后参考具有预先获得的所述DRAM每一行的数据保留时间的表，从具有较长数据保留时间的行开始顺序在所述DRAM中存储数据；和相应于所有存储数据的行中具有最短数据保留时间的行，设定刷新周期。4．根据权利要求3所述的控制半导体电路的方法，其特征在于包括当数据存储在所述DRAM中时，根据数据的重要程度将数据排列在特定行上的步骤。5．根据权利要求1、2、3或4所述的控制半导体电路的方法，其特征在于包括检测所述半导体电路的温度，并根据温度...

【专利技术属性】
技术研发人员：甲斐康司，大泽拓，村上和彰，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]