温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明的目的是在半导体电路中，或特别是在其上组合了ＤＲＡＭ和逻辑电路的ＬＳＩ中降低刷新操作的次数，从而实现降低能耗和防止因刷新和逻辑电路的ＤＲＡＭ存取之间的冲突引起的存储器存取时间增加造成逻辑电路性能降低。为实现该目的，仅对存储了由逻辑部分...
该专利属于松下电器产业株式会社所有，仅供学习研究参考，未经过松下电器产业株式会社授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。