具有一个寄存器和其他存储装置的微型计算机寄存器装置制造方法及图纸

本发明专利技术涉及到微型计算机的一种寄存器装置，具有一个寄存器（１），这个寄存器有至少一个寄存器比特（Ｒ１至Ｒｎ），和具有属于寄存器（１）的其他存储装置和在其上缓冲存储寄存器（１）的数据内容。为了一方面缩短存储寄存器（１）数据内容的计算时间和但是另外一方面将寄存装置所需要的硅面积维持得尽可能小，建议将其他存储装置构成为具有至少两个移位寄存器单元（Ｓ１至Ｓｍ）的至少一个移位寄存器（２），其中将任意一个移位寄存器单元（Ｓ１至Ｓｍ）的内容可以放在一个寄存器比特（Ｒ１至Ｒｎ）中和相反将一个寄存器比特（Ｒ１至Ｒｎ）的内容放在任意一个移位寄存器单元（Ｓ１至Ｓｍ）中。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】
现有技术本专利技术涉及到微型计算机的一种寄存器装置，具有至少一个寄存器比特的寄存器，和具有属于寄存器和在其上可以缓冲存储寄存器数据内容的其他存储装置。微型计算机为了提高处理速度有很多不同的寄存器。则例如微型计算机的微处理器在其结构单元中有一个数据寄存器和一个地址寄存器。在浮点装置(FPU)中处理器为了浮点计算和在整数装置(IU)中为了整数计算有多个寄存器(所谓的计算寄存器)。此外微处理器还有所谓的指令寄存器。将微型计算机中进行的应用程序数据存放在寄存器中。如果寄存器需要一个应用程序，这个被需要同一个寄存器的比较高优先权的应用程序中断，必须尽可能快和没有数据损失地将这个寄存器对于比较高优先权的应用程序让出来。此外将存放在寄存器中的低优先权的应用程序数据缓冲存储在其他存储装置中。按照现有技术将其他存储装置或者构成为一个堆，在其中存储寄存器的数据。然后可以将比较高优先权的应用程序的数据存放在寄存器中。当比较高优先权的应用程序结束之后将被存储在一个堆中的数据重新装载在寄存器中和继续进行被中断的低优先权的应用程序。可以想象，将多个不同优先权的应用程序构成为相互重叠在一起，则将多个被中断的应用程序的数据暂时存放在一个堆中。特别是将微型计算机用于实时处理时低优先权的应用程序有时被比较高优先权的应用程序中断和必须将低优先权应用程序的数据从寄存器中存储在一个堆中。一般来说为了中断低优先权的应用程序是使用中断信号。然而将寄存器内容存储在一个堆中需要计算机核心相对多的循环。因此在中断低优先权的应用程序之后将寄存器数据内容存储在一个堆期间可以导致一个延迟，在寄存器空闲下来之前，这个延迟可以处理比较高优先权的应用程序和可以处理其原来的任务。减少或者避免比较高优先权应用程序延迟的一种可能性在于，将其他存储装置构成为寄存器库，也就是说其他存储装置多次利用微型计算机的寄存器。固然当需要时可以用非常短的时间和相对少的循环从寄存器中将数据存储在寄存器库中。当然是将寄存器库构成为完整的寄存器。因为触发电路需要相对很多面积，相应地寄存器库需要很多的硅面积。然而由于位置原因和成本原因值得争取的是，将微处理器实现在尽可能小的硅面积上或者在同样的面积上放上尽可能多的寄存器。由于现有技术的上述缺点得出本专利技术的任务，这样构成和扩展开始叙述形式的寄存器装置，一方面减少用于存储寄存器数据内容的计算时间，但是另外一方面寄存器装置所需要的硅面积尽可能的小。为了解决此任务本专利技术从开始叙述形式的寄存器装置出发建议，将其他存储装置构成为具有至少两个移位寄存器单元的至少一个移位寄存器，此时可以将任意一个移位寄存器单元的内容传输到一个寄存器比特上和相反将一个寄存器比特的内容传输到任意一个移位寄存器单元上。此外在DE19611520A1中叙述了对于一个计算机的IDDQ试验，其中控制单元包括可以将计算机引导到确定运行状态的装置。此外存在测量计算机电压供应回路电流或电压的测量装置，随后在比较装置中将被测量的电流或电压与至少一个预先规定的阈值比较。为了操作显示装置和/或关闭显示装置有操作装置，操作装置依赖于比较结果有时带来显示的故障或在这个故障的反应下关闭整个系统或系统的部分区域。本专利技术的优点不是将寄存器多次构成在本专利技术的寄存器装置上，而是为了存储寄存器的数据内容只安排了至少一个附加的移位寄存器。此外移位寄存器涉及到存储位置比同等价值的寄存器库需要小得多的硅面积。因此按照本专利技术的寄存器装置需要特别小的硅面积。同时为了将寄存器数据内容存储在移位寄存器中比现有技术需要比较少的循环，在现有技术中将寄存器内容存储在一个堆中。按照本专利技术的寄存器装置一方面为了存储寄存器数据内容需要计算机核心特别少的循环，和但是另外一方面特别小的硅面积。如果最后优异的在按照本专利技术的寄存器装置中只使用静态结构(CMOS-结构)时，则将微型计算机的功能性也可以借助于所谓的IDDQ-试验进行检查。IDDQ-试验是建立在物理的事实基础上的，无故障的CMOS-电路在静止状态有非常小的电流消耗。在COMS-电路中断时故障可以导致电流消耗的极度升高。将IDDQ-试验详细地叙述在因特网网页http//www.cedcc.psu.edu/ee497f/rassp-43/sld072.htm至http//www.cedcc.psu.edu/ee497f/rassp-43/sld080. htm(标准1999.12.14)中，以这里的说明为基础。按照本专利技术有益的扩展结构建议，移位寄存器是属于寄存器的每个寄存器比特的。按照这个扩展结构在需要时可以将任意一个寄存器比特的内容移动到属于寄存器比特的移位寄存器上。因此相应地简化和加速了将寄存器数据内容存储到移位寄存器中。按照本专利技术优异的实施形式建议，将每个移位寄存器单元构成为按照电荷耦合器件(CCD)元件的形式。特别是建议了，每个移位寄存器单元有一个单元转移门电路，一个电荷存储器和一个逆变器。这样构成的移位寄存器不代表完整的触发器和相应地需要比较少的硅面积。然而按照本专利技术的移位寄存器的存储器单元可以快速和可靠地接收一个寄存器比特的内容，至少对于需要寄存器的持续时间通过比较高优先权的应用程序缓冲存储和比较高优先权的应用程序结束之后快速和可靠地重新传输给寄存器比特。有益的是逆变器包括两个串联的晶体管，单元转移门电路有益的是包括至少一个晶体管。将按照本专利技术的移位寄存器单元的电荷存储器有益地构成逆变器的门电路电容。有选择地也可以将电荷存储器构成为单独的电容。按照优异的实施形式移位寄存器单元只有三个晶体管。与之相反例如SRAM存储器单元有六个或四个晶体管。DRAM-单元固然只有一个晶体管，但是需要很多的更新逻辑。按照本专利技术优异的实施形式建议，在寄存器和第一个移位寄存器单元之间安排了输入转移门电路。按照本专利技术的其他优异实施形式建议，最后的移位寄存器单元经过输出转移门电路是与第一个移位寄存器单元连接的。通过打开输出转移门电路可以将最后的移位寄存器单元的内容移动到第一个移位寄存器单元中，如果其转移门电路是打开的。如果第一个移位寄存器单元的转移门电路是关闭的和输入转移门电路是打开的，也可以将最后的移位寄存器单元的内容直接移动到寄存器比特中，移位寄存器是属于寄存器比特的。单元转移门电路与一个节拍发生器连接，以便将移位寄存器单元的数据内容按照节拍发生器的节拍从一个移位寄存器单元移动到下一个。同样有益的是输入转移门电路和输出转移门电路是与一个节拍发生器连接的。当按照节拍发生器的节拍控制移位寄存器不同的转移门电路时，也就是说打开或关闭，可以接收寄存器的数据内容，在移位寄存器内部任意地来回移动和重新传输给寄存器。节拍发生器用微型计算机的系统节拍或其很多倍发出节拍。附图下面借助于附图详细叙述本专利技术优异的实施例。附图表示附附图说明图1按照优异实施形式的按照本专利技术的寄存器装置；和附图2附图1中的一部分移位寄存器的移位寄存器单元。实施例在附图1中表示了按照本专利技术的一个寄存器装置。寄存器装置有具有从R1至Rn多个寄存器比特的一个寄存器1。每个寄存器比特R1至Rn是属于具有多个移位寄存器单元S1，S2至Sm的一个移位寄存器2的。下面在附图2基础上详细叙述移位寄存器单元S1至Sm的结构，在那里放大表示了属于第一个寄本文档来自技高网...

【技术保护点】
微型计算机的寄存器装置， 具有一个寄存器（１），这个寄存器至少有一个寄存器比特（Ｒ１至Ｒｎ），和具有属于寄存器（１）的其他存储装置和在其上缓冲存储寄存器（１）的数据内容， 其特征为， 将其他存储装置构成为至少一个移位寄存器（２）具有至少两个移位寄存器单元（Ｓ１至Ｓｍ），其中将任意一个移位寄存器单元（Ｓ１至Ｓｍ）的内容可以放在一个寄存器比特（Ｒ１至Ｒｎ）中和相反可以将一个寄存器比特（Ｒ１至Ｒｎ）的内容放在任意一个移位寄存器单元（Ｓ１至Ｓｍ）中。

【技术特征摘要】
DE 1999-12-15 19960716.81.微型计算机的寄存器装置，具有一个寄存器(1)，这个寄存器至少有一个寄存器比特(R1至Rn)，和具有属于寄存器(1)的其他存储装置和在其上缓冲存储寄存器(1)的数据内容，其特征为，将其他存储装置构成为至少一个移位寄存器(2)具有至少两个移位寄存器单元(S1至Sm)，其中将任意一个移位寄存器单元(S1至Sm)的内容可以放在一个寄存器比特(R1至Rn)中和相反可以将一个寄存器比特(R1至Rn)的内容放在任意一个移位寄存器单元(S1至Sm)中。2.按照权利要求1的寄存器装置，其特征为，移位寄存器(2)是属于寄存器(1)的每个寄存器比特(R1至Rn)的。3.按照权利要求1或2的寄存器装置，其特征为，将每个移位寄存器单元(S1至Sm)构成为电荷耦合器...

【专利技术属性】
技术研发人员：A奥厄，
申请(专利权)人：罗伯特博希股份公司，
类型：发明
国别省市：DE[德国]