半导体存储装置和控制方法制造方法及图纸

本发明专利技术提供一种不会妨害读.写时的动作速度、能有效地抑制由从外部提供的地址信号的噪声引起的工作电流的产生的半导体存储装置和控制方法。该半导体存储装置具有：滤波电路（１０２），除去从外部提供的地址信号的噪声；包含ＡＴＤ电路（３１１）的电路系统，用于检测出通过滤波电路（１０２）之前的地址信号的变化，生成第一地址变化检测信号（φＡＴＤ１）；包含ＡＴＤ电路（３２１）的电路系统，用于检测出通过滤波电路（１０２）之后的地址信号的变化，生成第二地址变化检测信号（φＡＴＤ２）。第一地址变化检测信号（φＡＴＤ１）控制更新动作，第二地址变化检测信号（φＡＴＤ２）控制读.写动作。由此，当产生噪声时，仅进行更新动作，可有效地抑制工作电流的产生。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种具有用于检测从外部提供的地址信号的变化的地址变化检测电路(ATD电路)的半导体存储装置，具体地讲，涉及一种为了以从ATD电路输出的脉冲信号作为触发，而进行更新动作和读·写动作而构成的。图7示出了具有ATD电路的准SRAM的地址输入系统的构成例。地址信号ADD0～ADDn(n自然数)是从外部加载的地址信号。对应于该地址信号ADD0～ADDn，设有地址输入电路800-0～800-n，上述各地址输入电路由输入缓冲器801和锁存电路802构成。此外，在各地址输入电路的输出端设有ATD电路810-0～810-n，这些ATD电路的各输出信号被输入脉冲发生器820。其中，地址输入电路800-0～800-n的输入缓冲器801接受从外部提供的地址信号(ADD0～ADDn)，转换为装置内部的地址信号。此外，锁存电路802在外部的地址信号变化的情况下，根据未图示的规定控制电路系统输出的控制信号，对从输入缓冲器801输出的地址信号进行锁存，正常时使输入缓冲器801的输出信号作为内部的地址信号(IA0～IAn)而通过。ATD电路810-0～810-n检测出从地址输入电路800-0～800-n的锁存电路802输出的内部地址信号IA0～IAn的变化(跃迁)，生成正的单触发脉冲φ0～φn。脉冲发生器820接受从ATD电路810-0～810-n输出的单触发脉冲φ0～φn，生成具有规定的脉冲宽度的脉冲地址变化检测信号φa。根据该脉冲地址变化检测信号φa，派生出各部分动作所必需的各种控制信号。根据具有上述地址输入系统的
技术介绍
的半导体存储装置，当从外部提供的地址信号ADD0～ADDn不产生变化，处于正常稳定状态时，在各个地址输入电路800-0～800-n中，通过输入缓冲器801从外部取入的地址信号，通过处于通过(through)状态的锁存电路802，作为内部地址信号IA0～IAn被提供给后一级的例如预解码(pre-decode)电路等。在这种状态下，由于地址信号中不产生变化，所以ATD电路810-0～810-n不生成单触发脉冲φ0～φn，脉冲地址变化检测信号φa保持L(低)电平。在图7中，从该状态开始，当例如从外部提供的地址信号ADD0产生变化时，从输入缓冲器801通过处于通过状态的锁存电路802输出的内部地址信号IA0产生变化。ATD电路810-0检测到该地址信号IA0的变化，生成单触发脉冲φ0。脉冲发生器820接受由ATD电路810-0产生的单触发脉冲φ0，输出作为脉冲地址变化检测信号φa的脉冲信号。同样地，当从外部提供的其他地址信号ADD1～ADDn变化时，脉冲发生器820接受由各ATD电路生成的单触发脉冲，输出脉冲地址变化检测信号φa。根据该脉冲地址变化检测信号φa，在省略了图示的控制信号生成电路系统中，生成存储单元的更新动作所必需的控制信号和读·写动作所必需的控制信号，以适当的时序控制装置内部的各种动作。但是，上述准SRAM在其规格上的构成为，更新动作和读·写动作两个动作根据共用的脉冲地址变化检测信号φa，在同一周期内连续进行。因此，当从外部提供的地址信号ADD0～ADDn中含有噪声时，该噪声使ATD电路810-0～810-n误动作而产生单触发脉冲φ0～φn。其结果是，更新动作和读·写动作连续地错误进行，构成半导体存储装置的大部分电路动作，从而存在产生大的工作电流，消耗功率增大的问题。作为解决这种ATD电路误动作引起的问题的第一
技术介绍
，有例如特开平3-12095号公报所公开的半导体存储装置。该半导体存储装置包括第一地址跃迁检测电路，生成用于控制到输出缓冲之前为止的读出动作的脉冲信号；第二地址跃迁检测电路，生成用于控制输出缓冲之后的动作的脉冲信号，在该第二地址跃迁检测电路的前一级，设有用于除去地址信号中包含的噪声的滤波器。根据该装置，即使伴随着输出缓冲动作的接地电位Vss振荡引起的噪声包含在地址信号中，该噪声也可以被滤波器除去。因此，生成用于控制输出缓冲器动作的脉冲信号的第二地址跃迁检测电路不会因为该噪声而误动作，输出缓冲器也不会因为自发产生的接地电位噪声而误动作。此外，在该装置中，占读出时间大半的输出缓冲器之前的电路系统的动作，由不通过滤波器的、输入地址信号的第一地址跃迁检测电路的脉冲信号控制，所以不损害其高速性。该第一
技术介绍
的半导体存储装置可以防止伴随输出缓冲器开关的接地电位Wss的振荡引起的误动作，但当更新动作和读·写动作在同一周期内进行时，无法抑制地址信号中包含的噪声引起的工作电流的产生。此外，作为第
技术介绍
的装置，有例如特开平5-81888号公报所公开的半导体集成电路。该半导体集成电路具有ATD电路(以下称为第一ATD电路)，用于检测地址信号的变化；噪声滤波器，用于从地址信号中除去噪声；ATD电路(以下称为第二ATD信号)，用于检测被噪声滤波器除去了噪声的地址信号的变化。上述第一ATD电路用于控制输出缓冲器前一级一侧的内部动作(数据锁存)，上述第二ATD电路用于在正常的输出信号被输出前的状态下的输出信号的控制(输出的预置(preset))。根据该第
技术介绍
，当进行数据读出时，在从第二ATD电路输出的脉冲信号的控制下，输出缓冲器的输出电平从H(高电平)缓慢地变为L。由此，可以降低读出L时的地噪声(ground noise)。此外，在从第一ATD电路输出的脉冲信号的控制下，通过将此时的数据锁存在内部，可以改善对电源噪声的抵抗能力。此外，通过噪声滤波器除去电源噪声，可以防止电源噪声引起的输出的误预置。该第
技术介绍
也可以防止伴随输出缓冲器的开关的噪声引起的误动作，但与上述第一
技术介绍
相同，当更新动作和读·写动作在同一周期内进行时，无法抑制地址信号中包含的噪声引起的工作电流的发生。为了解决上述问题，本专利技术的半导体存储装置具有存储单元阵列，将包含数据存储用的电容器的存储单元排列成行列状而构成；滤波电路(相当于例如后述的噪声滤波电路102的构成要素)，用于除去包含在从外部提供的地址信号中的噪声；第一信号变化检测电路系统(相当于例如后述的由地址变化检测电路311和脉冲合成电路312构成的电路系统的构成要素)，检测出通过上述滤波电路之前的地址信号的变化，生成用于控制更新动作的第一脉冲信号；第二信号变化检测电路系统(相当于例如后述的由地址变化检测电路321和脉冲合成电路322构成的电路系统的构成要素)，检测出通过上述滤波电路之后的地址信号的变化，生成用于控制读·写动作的第二脉冲信号；以及控制系统，以上述第一和上述第二脉冲信号为触发，使上述更新动作和上述读·写动作在同一周期内顺次进行。根据该构成，在检测出通过滤波电路之前的地址信号变化时，启动更新动作，在检测出通过滤波电路之后的地址信号变化时，启动正常的读·写动作。当在从外部提供的地址信号中包含噪声时，由滤波电路除去噪声，然后提供给第二信号变化检测电路系统。因此，不会输出由地址信号中包含的噪声引起的第二脉冲信号，从而不会错误地启动读·写动作。此外，由于在通过滤波电路之前的地址信号中包含噪声，所以输入该地址信号的第一信号变化检测电路系统输出第一脉冲信号，从而启动更新动作。即，当从外部提供的地址信号中包含噪声时，仅进行更新动作，而不进行读·写动作。与此相对本文档来自技高网...

【技术保护点】
一种半导体存储装置，具有： 存储单元阵列，将包含数据存储用的电容器的存储单元排列成行列状而构成； 滤波电路，用于除去包含在从外部提供的地址信号中的噪声； 第一信号变化检测电路系统，检测出通过上述滤波电路之前的地址信号的变化，生成用于控制更新动作的第一脉冲信号； 第二信号变化检测电路系统，检测出通过上述滤波电路之后的地址信号的变化，生成用于控制读.写动作的第二脉冲信号；以及 控制系统，以上述第一和上述第二脉冲信号为触发，使上述更新动作和上述读.写动作在同一周期内顺次进行。

【技术特征摘要】
JP 2000-7-26 225763/001.一种半导体存储装置，具有存储单元阵列，将包含数据存储用的电容器的存储单元排列成行列状而构成；滤波电路，用于除去包含在从外部提供的地址信号中的噪声；第一信号变化检测电路系统，检测出通过上述滤波电路之前的地址信号的变化，生成用于控制更新动作的第一脉冲信号；第二信号变化检测电路系统，检测出通过上述滤波电路之后的地址信号的变化，生成用于控制读·写动作的第二脉冲信号；以及控制系统，以上述第一和上述第二脉冲信号为触发，使上述更新动作和上述读·写动作在同一周期内顺次进行。2.根据权利要求1所述的半导体存储装置，上述第二信号变化检测电路系统检测出通过上述滤波电路之后的地址信号的变化，控制上述第一信号变化检测电路系统为非激活状态。3.根据权利要求1所述的半导体存储装置，上述控制系统根据上述第一脉冲信号，控制上述更新动作，同时根据上述第二脉冲信号，控制上述读·写动作。4.根据权利要求1所述的半导体存储装置，还具有行解码电路，用于选择上述存储单元阵列的行，上述控制系统包含地址多路复用器而构成，上述地址多路复用器根据上述第一和上述第二脉冲信号，选择基于通过上述滤波电路之后的地址信号生成的读·写用的地址信号或者在装置内部预先生成的更新用的地址信号其中之一，提供给上述行解码电路。5.根据权利要求1所述的半导体存储装置，上述滤波电路包含延迟电路而构成，上述延迟电路具有与作为除去对象的噪声的脉冲宽度相应的延迟量。6.根据权利要求1所述的半导体存储装置，上述滤波电路由从外部直接输入上述地址信...

【专利技术属性】
技术研发人员：高桥弘行，园田正俊，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]