改进编程的非易失性存储器及为此的方法技术

利用并行应用于多个存储单元的编程系统程控具有非易失性电荷保存能力的非易失性存储器，例如ＥＥＰＲＯＭ和快速ＥＥＰＲＯＭ。通过利用依赖于数据的编程电压借助最少的编程脉冲，把各个单元编程到其目标状态，获得增强性能。通过在多阶段中执行编程操作，实现进一步的提高，在编程分辨率更细微的情况下，例如采用具有更缓和的阶梯波形的编程电压，执行各个连续阶段。这些特征允许快速准确地收敛于被并行编程的该组存储单元的目标状态，从而允许每个存储单元在不牺牲性能的情况下保存几位信息。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及诸如电可擦可编程只读存储器(EEPROM)和快速EEPROM(flash EEPROM)之类的非易失性半导体存储器，更具体地说涉及对它们的存储器状态编程的电路和技术。EEPROM和电可编程只读存储器(EPROM)是可被擦除并且可把新数据写入或者“编程写入”它们的存储单元的非易失性存储器。EPROM使用场效应晶体管结构中在源极区和漏极区之间，布置在半导体衬底中的沟道区上方的浮动(不连接的)导电栅。随后在浮栅的上方设置控制栅(gate)。晶体管的阈值电压特性由保留在浮栅上的电荷的数量控制。即，对于浮栅上指定电平的电荷来说，在晶体管导通以便允许其源极区和漏极区之间的导通之前，必须施加给控制栅对应电压(阈值)。浮栅可保持一定范围的电荷，于是，EPROM存储单元可被编程为阈值电压窗口内的任意阈值电平。阈值电压窗口的尺寸由存储器的最小和最大阈值电平限定，所述最小和最大阈值电平又对应于可设计到浮栅上的电荷的范围。阈值窗口一般取决于存储器的特性、工作条件和历史。实际上，该窗口内的各个截然不同的可分辨的阈值电平可用于指定存储单元的一定存储状态。对于EPROM存储器来说，一般通过加速来自于衬底沟道区的电子，使之通过薄的栅电介质并且到达浮栅之上，把用作存储单元的晶体管设计成程控状态。通过利用紫外线辐射，除去浮栅上的电荷，可大批擦除存储器。附图说明图1A示意表示了呈具有用于保存电荷的浮栅的EEPROM单元形式的非易失性存储器。电可擦可编程只读存储器(EEPROM)的结构类似于EPROM，但是还提供了在不需要暴露于紫外线辐射的情况下，当施加恰当的电压时，以电学方式增加和消除电荷的机制。当整个单元阵列，或者该阵列的较大一组单元被一起(即立即)电擦除时，这种EEPROM单元的阵列被称为“快速”EEPROM阵列。一旦被擦除，则该组单元可被重新编程。图1B示意表示了呈具有用于保存电荷的介电层的NROM单元形式的非易失性存储器。代替把电荷保存在浮栅中，它具有用于保存电荷的介电层。例如，美国专利No.5768192和6011725公开了具有夹在两层二氧化硅之间的捕集(trapping)电介质的非易失性存储单元。单元和阵列结构图1C示意表示了具有选择栅(gate)和控制或操纵栅的快速EEPROM单元。在美国专利No.5313421中描述了具有这种单元结构的存储器，该专利作为参考包含于此。存储器单元10具有位于源极14和漏极16扩散之间的“分离沟道”12。形成的单元实际上具有串联的两个晶体管T1和T2。T1用作具有浮栅20和控制栅30的存储晶体管。控制栅也被称为操纵栅30。浮栅能够保存数量可选择的电荷。可流过沟道的T1部分的电流量取决于操纵栅(gate)30上的电压以及驻留在介入中间的浮栅20上的电荷数量。T2用作具有选择栅40的选择晶体管。当T2由选择栅40上的电压导通时，它允许沟道的T1部分中的电流在源极和漏极之间通过。图1D示意表示了具有双浮栅和独立的选择栅及控制栅的另一快速EEPROM。在同时待审的美国专利申请No.09/343493(申请日1999年6月30日)中描述了具有这种单元结构的存储器，该专利申请的公开内容作为参考包含于此。除了实际上具有三个串联晶体管之外，存储器单元10′类似于图1C的存储器单元。在一对存储晶体管T1-左和T1-右之间是选择晶体管T2。存储晶体管分别具有浮栅20′和20″及操纵栅30′和30″。选择晶体管T2由控制栅40′控制。在任意时间，该对存储晶体管中只有一个被访问以便进行读取或编程。当存储单元T1-左被访问时，T2和T1-右都被导通，以便允许沟道的T1-左部分中的电流在源极和漏极之间通过。类似地，当存储单元T1-右被访问时，T2和T1-左被导通。通过使一部分选择栅多晶硅接近浮栅，并且向选择栅施加相当大的正电压(例如20V)，以致保存在浮栅内的电子能够穿过势垒到达选择栅多晶硅，实现擦除。图2是具有解码器的成行成列的存储单元的可寻址阵列的示意方框图。形成存储单元的二维阵列100，每行存储单元由它们的源极和漏极以串级链的形式连接。每个存储单元50具有源极54、漏极56和操纵栅60及选择栅70。一行中的单元使它们的选择栅与字线110连接。一列中的单元使它们的源极和漏极分别与位线124、126相连。一列中的单元还使它们的操纵栅由操纵线130相连。当单元50被寻址以便编程或读取时，必须分别向单元的源极54和漏极56，操纵栅60和选择栅70提供恰当的编程或读取电压(VS、VD、VSTG、VSLG)。字线解码器112有选择地把选择的字线和选择电压VSLG相连。位线解码器122有选择地把被寻址列中的一对位线124、126分别和源极电压VS和漏极电压VD相连。类似地，操纵线解码器132有选择地把被寻址列中的操纵线130和操纵或控制栅电压VSTG相连。从而，借助沿一对位线和一条操纵线的列方向，以及沿一条字线的行方向的选择或解码，快速EEPROM单元的二维阵列的具体单元被寻址以供编程或读取。为了提高性能，列解码器122和132允许选择一组列，于是对应的一组或者大量单元将被并行访问，从而逐块地访问单元行。以前，许多快速EEPROM使字线沿着各行连接单元的所有控制栅。从而，字线实际上起两个作用行选择；以及向行中的所有单元提供控制栅电压以便读取或编程。利用单一电压通常难以极佳地完成这两个作用。如果电压足以满足行选择，则可能高于编程所需的电压。但是，在单元具有独立的操纵栅和选择栅的情况下，与一行中的单元的选择栅相连的字线只需履行选择功能，而操纵线履行向一列中的各个单元提供最佳、独立的控制栅电压的功能。单元特征在通常的双态EEPROM单元中，至少确定一个电流断点水平(level)，以便把导通窗口划分成两个区域。当通过施加预定的固定电压读取一个单元时，通过和断点水平(或者基准电流IREF)比较，其源极/漏极电流被归结为存储状态。如果读取的电流高于断点水平的电流或者IREF，则确定该单元处于一个逻辑状态(例如“0”状态)，而如果电流小于断点水平的电流，则确定该单元处于另一逻辑状态(例如“1”状态)。从而，这种双态单元保存一位的数字信息。通常以存储器系统的一部分的形式提供可外部编程的基准电流源，以便产生断点水平电流。为了提高存储容量，随着半导体技术的发展，在密度越来越大的情况下制备快速EEPROM器件。增大存储容量的另一种方法是使每个存储单元保存两个以上的状态。对于多态或者多电平EEPROM存储单元来说，导通窗口由一个以上的断点划分成两个以上的区域，从而每个单元能够保存一位以上的数据。从而随着每个单元能够保存的状态的数目的增加，增大了指定EEPROM阵列能够保存的信息。在美国专利No.5172338中描述了具有多态或者多电平存储单元的EEPROM或者快速EEPROM。实际上，通常通过检测当向控制栅施加基准电压时，穿过单元的源极和漏极的导通电流，读取单元的存储状态。从而，对于单元的浮栅上的各个指定电荷，可检测相对于固定基准控制栅电压的对应导通电流。类似地，可编程到浮栅上的电荷的范围确定对应的阈值电压窗口或者对应的导通电流窗口。另一方面，代替检测被划分的电流窗口中的导通电流，能够确定控制栅的导致导通电流刚好“切本文档来自技高网...

【技术保护点】
一种并行对一组存储单元编程的方法，每个存储单元具有可单独编程到目标电荷电平的电荷存储，所述目标电荷电平对应于其多个存储状态中的目标存储状态，所述方法包括：提供把存储单元编程到所述多个存储状态之一的多个电平；为该组中的各个存储单元选择 所述多个电平之一，选择的电平是存储单元的目标存储状态的函数；产生随着各个存储单元的选择电平而变化的编程电压；和并行对该组存储单元编程。

【技术特征摘要】
US 2001-2-26 09/793,3701.一种并行对一组存储单元编程的方法，每个存储单元具有可单独编程到目标电荷电平的电荷存储，所述目标电荷电平对应于其多个存储状态中的目标存储状态，所述方法包括提供把存储单元编程到所述多个存储状态之一的多个电平；为该组中的各个存储单元选择所述多个电平之一，选择的电平是存储单元的目标存储状态的函数；产生随着各个存储单元的选择电平而变化的编程电压；和并行对该组存储单元编程。2.按照权利要求1所述的方法，还包括为所述一组存储单元的各个单元产生编程电压波形；每个所述编程电压波形具有为各个单元选择的所述电平的函数的初始幅值。3.按照权利要求2所述的方法，其中所述编程电压波形包括一系列的电压脉冲。4.按照权利要求3所述的方法，其中施加所述一系列电压脉冲的初始电压脉冲基本朝着、但不超过各个单元的目标存储状态对各个单元编程。5.按照权利要求3所述的方法，其中所述一系列电压脉冲具有随着时间增大的幅值。6.按照权利要求3所述的方法，还包括(a)通过对各个单元施加选自与各个单元相关的编程电压波形的所述一系列电压脉冲中的某一脉冲，并行对所述一组存储单元编程；(b)通过确定是否每个单元已被编程到与各个存储单元的目标状态相关的预定电平，并行验证所述一组存储单元；(c)当所述一组存储单元中的任何单元被编程到其预定电平时，禁止所述任何单元继续进行编程；和(d)重复(a)、(b)和(c)，直到所述一组存储单元中的所有单元已被编程到它们各自的预定电平为止。7.按照权利要求6所述的方法，其中当迭代次数超过预定次数时，也终止所述重复步骤。8.按照权利要求6所述的方法，其中终止之前，(a)-(d)的所述重复循环构成一个编程阶段，所述方法还包括一个或多个其它编程阶段，每个编程阶段具有其相关的一系列电压脉冲和预定电平。9.按照权利要求8所述的方法，其中每个连续阶段采用产生比前一阶段更精细的编程...

【专利技术属性】
技术研发人员：杰弗里冈格威尔，丹尼尔C古特曼，
申请(专利权)人：三因迪斯克公司，
类型：发明
国别省市：US[美国]