非易失性存储单元及非易失性半导体存储装置制造方法及图纸

一种非易失性存储单元，其特征在于，　　　　具备：多个根据电阻变化可以存储信息的可变电阻元件；及共同选择所述多个可变电阻元件的选择元件，　　　　所述各可变电阻元件的一端之间互相连接，　　　　所述选择元件的一个电极与所述各可变电阻元件的所述一端连接。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及非易失性半导体存储装置以及使用于其中的存储单元，更具体地讲涉及存储单元具备利用电阻的变化可以存储信息的可变电阻元件的非易失性半导体存储装置。
技术介绍
目前，作为将利用电阻的变化可存储信息的可变电阻元件作为存储元件使用的非易失性存储器，存在MRAM(Magnetic RAM)或OUM(Ovonic Unified Memory)、RRAM(Resistance control nonvolatile RandomAccess Memory)等。这些元件以使电阻变化的方式来存储信息，利用其电阻值的变化来读出信息的形式实现非易失性存储装置。例如，MRAM是利用MTJ(Magnetic Tunnel Junction)元件构成存储单元，其内容，例如，在特开2002-151661号公报中揭示。图16中表示与该存储单元构成的与读出相关的部分构成。另外，作为利用了RRAM元件的存储单元，有本案申请人在特愿2002-185234号的说明书中记载的构成。图17中表示该存储单元构成。图16与图17中示出的存储单元，虽然每个存储单元的可变电阻元件不同，但在可变电阻元件与属于选择元件的选本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种非易失性存储单元，其特征在于，具备多个根据电阻变化可以存储信息的可变电阻元件；及共同选择所述多个可变电阻元件的选择元件，所述各可变电阻元件的一端之间互相连接，所述选择元件的一个电极与所述各可变电阻元件的所述一端连接。2.根据权利要求1所述的非易失性存储单元，其特征在于，所述可变电阻元件为，由电应力导致电阻变化的RRAM元件、由磁场导致电阻变化的MRAM元件或由热导致电阻变化的OUM元件。3.根据权利要求1所述的非易失性存储单元，其特征在于，所述选择元件由MOSFET构成，与所述各可变电阻元件的所述一端连接的所述电极是所述MOSFET的漏极或源极。4.根据权利要求1所述的非易失性存储单元，其特征在于，所述选择元件由二极管构成，与所述各可变电阻元件的所述一端连接的所述电极是所述二极管的阳极或阴极。5.一种非易失性半导体存储装置，其特征在于，具有存储单元阵列，所述存储单元阵列由权利要求1所述的非易失性存储单元沿行方向及列方向呈矩阵状排列而成，进一步，在所述存储单元的各行上具备沿行方向延伸的字线，在所述存储单元的各列上具备沿列方向延伸的与所述存储单元内的所述可变电阻元件相同数目的位线。6.根据权利要求5所述的非易失性半导体存储装置，其特征在于，在每个所述存储单元中，所述选择元件由MOSFET构成，所述MOSFET的漏极与所述各可变电阻元件的一端连接，所述多个可变电阻元件的未与所述MO...

【专利技术属性】
技术研发人员：森川佳直，
申请(专利权)人：夏普株式会社，
类型：发明
国别省市：