高密度“或非”型闪速存储装置和存储单元制造方法及图纸

一种“或非”闪速存储装置包括：以行和列排列的多个存储单元阵列；用于选择某行的行选择电路；用于选择列中一组列的列选择电路；用于在编程操作期间产生供给所选列的漏极电压的抽运电路；用于产生指示由所选行和所选列确定的存储单元的一个编程期间的第一编程期间信号和第二编程期间信号的编程期间控制电路；用于响应第一和第二编程期间信号以及待编程的数据位产生将所选列指定给指定的存储单元的选择信号的选择电路；和用于响应选择信号驱动从抽运电路产生的漏极电压的所选列的写驱动电路。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及闪速存储装置，更具体地涉及一种在很低的电源电压下运行的高密度“或非”型闪速存储装置，以及编程该闪速存储装置的一种方法。
技术介绍
为了提供非易失性的信息存储，各种计算机系统均采用闪速存储器。常规闪速存储器通常包括用于将信息编程在闪速存储单元内的编程电路以及用于擦除存储单元的擦除电路。然而，这种编程和擦除电路所要求的电压电平与计算机系统电源电压使用的电压电平不同。某些闪速存储器需要多电压供电以适应编程和擦除电路的需要。例如，任何一种闪速存储器均需要一个电源电压和一个用于编程电路的单独的高电压。不幸的是，这种对双电压供电的要求通常会增加对采用这种双电源闪速存储器的计算机系统供电系统设计的复杂性并增加了这种系统的整体成本。另一方面，单电源闪速存储器通常含有产生对各闪速存储器单元进行编程和擦除所需的适当电压电平和电流电平的专用电路。例如，这种闪速存储器通常包括将单一供电电压转换为适合在编程期间驱动对闪速存储器输入所需的电压电平的抽运电路。与早期的计算机系统相比，更近期的计算机系统，如便携式计算机，采用使用较低供电电压运行的集成电路和其它器件。例如，过去采用5V电源电压的传统笔记本计算机系统，现在正逐渐趋向于3V或更低的电源电压(如2V或1.5V)。不幸的是，如此低的电源电压引起对由闪速存储器的抽运电路产生的电编程电流的实际限制。由于限制了可以同时编程的闪速存储器单元的数量，所以对所使用的编程电流的这种限制会降低这种闪速存储器的整体速度。理论上，一个更大型、运行更复杂的抽运电路会提供同时编程闪速存储器的整个字节或字所需的必要的电流。如果进一步降低电源电压的电平，例如降到低于2V，抽运电路就会更复杂、更庞大。这使这种更庞大、更复杂的抽运电路占据集成电路芯片的大量空间。由于抽运电路占用了如此大量的集成电路空间，所以这通常会减少闪速存储单元及其它存取电路的可用空间，并因此限制了这种闪速存储器的整体存储容量。另一方面，如此大量的芯片空间会明显增加集成电路芯片的整体尺寸从而增加制造成本。
技术实现思路
因此，本专利技术的一个目标是提供一种能通过最小化编程过程所消耗的最大操作电流以减小电荷泵的大小的高密度“或非”型闪速存储装置及其编程方法。本专利技术的另一个目标是提供一种可以缩短编程时间的高密度“或非”型闪速存储装置及其编程方法。根据本专利技术的一个方面，提供一种“或非”闪速存储装置包括一个以行和列排列的多个存储单元阵列；一个用于选择某行的行选择电路；一个用于选择列中一组列的列选择电路；一个用于在编程操作期间产生供给所选列的漏极电压的抽运电路；一个用于产生指示由所选行和所选列确定的存储单元的一个编程期间的第一编程期间信号和第二编程期间信号的编程期间控制电路；一个用于响应第一和第二编程期间信号以及待编程的数据位产生将所选列指定给指定的存储单元的选择信号的选择电路；和一个用于响应选择信号驱动从抽运电路产生的漏极电压的所选列的写驱动电路；其中，编程期间控制电路产生每个均对应于指定的存储单元的第一编程期间信号，以致顺序编程指定的存储单元达到一个低于目标阀电压的预定阀电压；并且其中编程期间控制电路产生第二编程期间信号，以致同时编程指定的存储单元由预定阀电压达到目标阀电压。根据本专利技术的另一个方面，提供一种“或非”型闪速存储单元包括一个以行和列排列的多个存储单元阵列；一个用于选择某行的行选择电路；一个用于选择列中一组列的列选择电路；一个用于在编程操作期间产生供给所选列的漏极电压的抽运电路；一个用于产生指示由所选行和所选列确定的存储单元的一个编程期间的第一和第二编程期间信号的编程期间控制电路；一个用于响应第一和第二编程期间信号以及待编程的数据位产生将所选列指定给指定的存储单元的选择信号的选择电路；和一个用于响应选择信号驱动从抽运电路产生的漏极电压的所选列的写驱动电路；其中，编程期间控制电路产生每个均对应于指定的存储单元的第一编程期间信号，以致顺序编程指定的存储单元达到低于一个目标阀电压的预定阀电压；并且其中编程期间控制电路产生第二编程期间信号，以致顺序编程每个均具有预定阀电压的多个指定的存储单元组，同时编程每组的指定的存储单元。为了实现上述目标，根据本专利技术的一个方面，提供了一种“或非”型闪速存储装置，它包括多个以行和列排列的存储单元阵列、一个用于选择某一行的行选择电路、以及一个用于从列中的一组中选择几列的列选择电路。在该存储装置中，提供一个抽运电路，它在编程操作期间产生一个漏电压供给所选列。此外，该闪速存储装置还提供一个编程期间控制电路、一个选择电路和一个写驱动电路。编程期间控制电路产生表示由所选行和所选列确定的存储单元的编程期间的第一编程时间信号和第二编程时间信号。选择电路产生分别响应于第一和第二编程时间信号以及待编程的数据位，将所选列分别分配给指定的存储单元的选择信号。响应于选择信号，写驱动电路利用由抽运电路产生的漏电压驱动所选列。在该实施例中，编程期间控制电路产生每个均对应于指定的存储单元的第一编程时间信号，以致指定的存储单元被顺序编程达到一个低于目标阀电压的预定阀电压；其中编程期间控制电路产生第二编程期间信号，以致指定的存储单元被同时编程由预定阀电压达到目标阀电压。在该实施例中，第一漏电压具有与第二漏电压不同的电压电平，当指定的存储单元被编程达到预定的阀电压时，在第一编程时间，第一漏电压被供给所选列，而当指定的存储单元被编程由预定阀电压达到目标阀电压时，在第二编程时间，第二漏电压被供给所选列。在实施例中，第二漏电压较第一漏电压高，并且所选存储单元的每个单元编程时间等于第一编程时间和第二编程时间的和。附图说明本专利技术将以示例性实施例的方式进行描述，但并不是限制性的，附图中相同的标号代表相同的部件，其中图1是常规闪速存储单元的剖视图；图2是表示同时编程两个数据位时单元电流与编程时间之间关系；图3是表示在编程期间闪速存储单元的阀电压与编程时间的关系；图4是表示阀电压和单元电流随编程时间的变化的图；图5是表示按照本专利技术第一实施例的闪速存储装置的方框图；图6是表示根据第一实施例的编程方法的单元电流与编程时间之间的关系的图；图7是表示按照本专利技术第二实施例的闪速存储装置的方框图；图8是表示图7所示的电荷泵的方框图；图9是表示闪速存储单元的阀电压和编程时间随供给位线的漏电压的变化而变化的图；图10A是表示电荷泵的电流容量的图；图10B是表示电流随电源及电荷泵的级数变化的图；图10C是表示电流随电荷泵的级数变化的图；和图11是表示按照第二实施例的编程方法的单元电流与编程时间之间关系的图。具体实施例方式以下参考附图更详细地说明本专利技术的优选实施例。参考图1，它示出了闪速存储单元的剖视图，闪速存储单元在P型衬底2上具有N+型源极3和N+型漏极4、在沟道上形成并在其与沟道之间插入了低于100绝缘层5的浮置栅6、以及在浮置栅6上形成并在其与浮置栅之间插入另外的绝缘层7的控制栅8。图1所示的闪速存储单元通过将衬底2和源极区3接地，将约10V的高电压Vg施加到控制栅8并将约+5V～+6V的正电压施加到漏极4进行编程。如果在预定时间内处于这种偏置状况，就会有足够的负电荷从与漏极4相邻的沟道注入浮置栅6。此时，浮置栅6为(-)电位。在读操作期间，这起到增本文档来自技高网...

【技术保护点】
一种“或非”闪速存储装置包括：一个以行和列排列的多个存储单元阵列；一个用于选择某行的行选择电路；一个用于选择列中一组列的列选择电路；一个用于在编程操作期间产生供给所选列的漏极电压的抽运电路；一个用于产生指示由所选行和所选列确定的存储单元的一个编程期间的第一编程期间信号和第二编程期间信号的编程期间控制电路；一个用于响应第一和第二编程期间信号以及待编程的数据位产生将所选列指定给指定的存储单元的选择信号的选择电路；和一个用于响应选择信号驱动从抽运电路产生的漏极电压的所选列的写驱动电路；其中，编程期间控制电路产生每个均对应于指定的存储单元的第一编程期间信号，以致顺序编程指定的存储单元达到一个低于目标阀电压的预定阀电压；并且其中编程期间控制电路产生第二编程期间信号，以致同时编程指定的存储单元由预定阀电压达到目标阀电压。

【技术特征摘要】
KR 1999-7-22 29786/991.一种“或非”闪速存储装置包括一个以行和列排列的多个存储单元阵列；一个用于选择某行的行选择电路；一个用于选择列中一组列的列选择电路；一个用于在编程操作期间产生供给所选列的漏极电压的抽运电路；一个用于产生指示由所选行和所选列确定的存储单元的一个编程期间的第一编程期间信号和第二编程期间信号的编程期间控制电路；一个用于响应第一和第二编程期间信号以及待编程的数据位产生将所选列指定给指定的存储单元的选择信号的选择电路；和一个用于响应选择信号驱动从抽运电路产生的漏极电压的所选列的写驱动电路；其中，编程期间控制电路产生每个均对应于指定的存储单元的第一编程期间信号，以致顺序编程指定的存储单元达到一个低于目标阀电压的预定阀电压；并且其中编程期间控制电路产生第二编程期间信号，以致同时编程指定的存储单元由预定阀电压达到目标阀电压。2.根据权利要求1所述的“或非”型闪速存储单元，其中第一漏极电压与第二漏极电压具有不同的电平，第一漏极电压是当将指定的存储单元编程达到预定阀电压时，在第一时间内供给所选列的电压，而第二漏极电压是当将指定的存储单元编程由预定阀电压达到目标阀电压时，在第二时间内供给所选列的电压。3.根据权利要求2所述的“或非”型闪速存储单元，其中第二漏极电压比第一漏极电压高。4.根据权利要求2所述的“或非”型闪速存储单元，其中每个...

【专利技术属性】
技术研发人员：李枓燮，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]