用于编程存储单元的电路和方法技术

本发明专利技术提供一种如闪速电可擦可编程序只读存储器（ｆｌａｓｈ　　ＥＥＰＲＯＭ）的非易失性存储器，其具有可使用一自行限制编程技术并行编程的存储单元。个别单元具有可由热电子以自行限制方式充电的电荷存储单位。当所述电荷存储单位达到所需要的电荷水平时，不再产生热电子，或以减少的数量产生热电子。停止产生热电子的电荷水平由施加到所述单元的电压所确定。因此，可对若干单元并行编程，每一单元自行限制在对应于所施加电压的电荷水平处。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及对浮动栅极存储单元编程，且尤其涉及读取和写入双浮动栅极存储单元的经改进的技术。
技术介绍
有很多当今使用的商业上成功的非易失性存储器产品，尤其是呈使用闪速EEPROM单元阵列的小型卡的形式。一个别EEPROM存储单元的基本架构包括通过一形成于一半导体衬底中的通道加以耦合的源极和漏极扩散区(diffusion)。电荷存储单位自身位于所述通道上方，通过一介电层与其分离。这一电荷存储单位通常称为浮动栅极。覆于所述电荷存储单位上的可为一用于定址所述个别单元以供编程和读取的控制栅极。如(例如)在颁予E.Harari的美国专利第5,095,344号中所描述，一些设计包括一分离通道架构，所述专利以引用的方式全部并入本文中。在一分离通道单元中，电荷存储单位和控制栅极都部分覆于所述通道上。这一设计具有简单的优点，但所述控制栅极执行度待编程或读取的个别单元定址的多个功能，以及参与所述单元的实际编程或读取的功能。另一设计引入一额外栅极结构。所述额外栅极部分覆于所述通道区域上且部分覆于所述控制栅极上。覆于所述通道区域上的部分形成一执行选择功能的晶体管。因此，这一般称为选择栅极。所述控制栅极在这一布置中通常称为“操纵栅极(steering gate)”。如(例如)在颁予D.Guterman等人的美国专利第5,313,421号中所描述，所述选择栅极执行定址功能，且甚至可有助于编程，但主要的编程和读取功能由操纵栅极执行，所述专利以引用的方式全部并入本文中。在图1(a)中示意性地说明这种存储单元。图1(b)中显示相应的装置结构。如(例如)在颁予D.Guterman等人的美国专利第5,712,180号中所描述，可通过一双单元设计来达到更高的存储密度，所述专利以引用的方式全部并入本文中。所述双单元架构中的每一单元有两个浮动栅极，其覆于相同通道的部分上。相应操纵栅极位于所述浮动栅极上方。所述选择栅极形成于所述操纵栅极上方并且也覆于所述通道自身上。在图2(a)中示意性说明这种存储单元。图2(b)中显示相应的装置结构。在一单元阵列中，通常耦合沿一行的存储单元的选择栅极以形成一沿所述行的字线。对准并耦合不同行中的扩散区以形成沿列的位线。同样，对准并耦合不同行中的操纵栅极以形成沿列的操纵线。在颁予E.Harari的美国专利第6,151,248号中描述了存储单元阵列的一最新设计，所述专利以引用的方式全部并入本文中。颁予Cernea的美国专利第6,091,633号中描述了一种替代架构。沿行连接操纵栅极以形成字线，且沿列将选择栅极连接在一起以形成位选择线。这与常规布置相反。对准并耦合不同行中的扩散区以形成如在常规布置中一样沿列的位线。这一阵列架构具有优于常规布置的某些优点。在描述部分中将进一步描述这一布置在应用于本专利技术的实施例时的优点。通常，每一浮动栅极保持一位信息。即，所述浮动栅极被充电或未被充电，表示一或零。或者，可通过使用电荷水平的范围来表示存储器状态的范围而达到更高的存储密度。2001年2月26日申请的Gongwer的专利申请案第09/793,370号(公开号20020118574)中描述了这种系统。闪速EEPROM存储器具有优于其他类型存储器系统的一些主要优点。这些优点中的一个是数据存储的非易失特性，它使这些系统可用于多种应用，包括数码相机、录制音乐和用于移动通信中。闪速EEPROM频繁地用于存储卡中，所述存储卡可插入这些装置或从这些装置移除同时维持存储在存储器中的数据。然而，闪速存储器系统的一特征是其花费相对较长的时间来对所述单元编程。编程可花费长达10-1000微秒，比(例如)当今的动态随机存取存储器(DRAM)更长。在所述存储器系统中同时对很多单元编程。选择所述阵列的单元用于按某一机制编程。编程速度受这一机制影响。在一些阵列中，(例如)仅对每第四个或每第七个单元执行同时编程。因此，这些机制需要四个或七个编程周期来分别对所述阵列的所有单元编程。增加编程速度的一种方法是对相邻单元同时编程。例如在Cernea的美国专利第6,493,269号中描述了这一点，所述专利以引用的方式全部并入本文中。然而，即使周期数减少，个别编程周期仍可能是耗时的。因此，需要比常规机制更快速地对存储器阵列编程的编程机制。用于对存储单元编程的常规技术使用后面有核对步骤的编程步来达到所需要的存储器状态。按这种方式对单元编程可能需要若干这种步骤。这可为耗时的。因此，希望减少核对步骤数或消除核对的需要。
技术实现思路
本专利技术揭示一种用于对并入有电荷存储单位的存储单元编程的技术。所述技术包括在所述单元的一第一晶体管中产生热电子，从而按这种方式为一第二晶体管的电荷存储单位充电，使得所述过程为自行限制的。这意味当所述电荷存储单位中的电荷达到某一预定水平时，充电停止或减少到很低的水平。通过维持流到所述单元的恒定电流和电压来达到自行限制效果，使得当电荷存储单位充电时第二晶体管上的电压的增加导致第一晶体管上的电压的下降。第一晶体管上的电压产生热电子。因此，当第一晶体管上的电压下降时，产生更少的热电子。最后，热电子的产生停止或减少到很低的水平。因此，所述过程可自行限制于与所施加电压成比例的电荷水平。在充电过程中，电荷存储单位中的自行限制过程所产生的最终电荷取决于所述单元上的电压。通过将所述单元的一侧的电压保持于一固定电压，可使最终电荷取决于另一侧的电压。即，在所述单元的一侧维持一恒定电压，并将一数据相关(data-dependant)电压供应到另一侧。所述数据相关电压可表示二进制逻辑状态或模拟逻辑状态。电荷存储单位中的所得电荷也可表示二进制或模拟逻辑状态。可根据不同实施例使用两个和三个晶体管单元。所述自行限制技术可用于如上所述的二晶体管设计，或通过导通具有一未被编程的电荷存储单位的晶体管以使得在所述过程中不涉及所述晶体管，而用于三晶体管设计中。可通过控制产生热电子的晶体管来提供恒定电流。这是通过一使用一参考电流的电流镜电路来完成的。当具有电荷存储单位的晶体管的电阻由于电荷存储单位中增加的电荷而增加时，通过所述电流镜来减小这一晶体管的电阻以维持恒定电流。附图说明图1(a)示意性说明现有技术的一个二晶体管存储单元。图1(b)显示现有技术的一个二晶体管存储单元的结构。图2(a)示意性说明现有技术的一个三晶体管存储单元。图2(b)显示现有技术的一个三晶体管存储单元的结构。图3(a)说明使用本专利技术的一存储器系统的一实例。图3(b)示意性说明这些单元的一阵列内的一存储单元的配置。图4(a)显示一在编程开始时根据本专利技术的一实施例的存储单元，其中产生热电子且其进入电荷存储单位。图4(b)显示一在编程结束时根据本专利技术的一实施例的存储单元，其中不再产生热电子并为电荷存储单位充电。图5(a)示意性说明一根据本专利技术的一实施例的二晶体管存储单元，其具有一维持恒定电流的电流镜电路和一编程电压。图5(b)示意性说明一根据本专利技术的一实施例的三晶体管存储单元，其具有一维持恒定电流的电流镜电路和一编程电压。图6说明一根据本专利技术的一实施例的电流镜电路。图7(a)显示在编程开始时根据本专利技术的一实施例的存储单元。图7(b)显示在编程结束时根据本专利技术的一实施例的存储单元。图7(c)显示在读取期间根据本专利技术的一本文档来自技高网...

【技术保护点】
一种对一存储单元编程的方法，所述存储单元包含一电连接到一第二晶体管的第一晶体管，其中所述第二晶体管具有一电荷存储单位，所述方法包含：向所述单元供应一编程电压；在所述第一晶体管与所述第二晶体管之间提供一恒定电流；在所述 第一晶体管中产生热电子以将所述第二晶体管的所述电荷存储单位充电到一预定水平；和响应所述电荷存储单位增加的电荷水平，在不改变所述编程电压或所述恒定电流的情况下，减少热电子产生，使得当所述电荷存储单位中的所述电荷水平达到所述预定水平的一 容限内时，热电子的产生停止或基本上停止。

【技术特征摘要】
【国外来华专利技术】US 2003-6-20 10/600,9881.一种对一存储单元编程的方法，所述存储单元包含一电连接到一第二晶体管的第一晶体管，其中所述第二晶体管具有一电荷存储单位，所述方法包含向所述单元供应一编程电压；在所述第一晶体管与所述第二晶体管之间提供一恒定电流；在所述第一晶体管中产生热电子以将所述第二晶体管的所述电荷存储单位充电到一预定水平；和响应所述电荷存储单位增加的电荷水平，在不改变所述编程电压或所述恒定电流的情况下，减少热电子产生，使得当所述电荷存储单位中的所述电荷水平达到所述预定水平的一容限内时，热电子的产生停止或基本上停止。2.根据权利要求1所述的方法，其中通过一具有一参考电流的电流镜电路来控制所述第一晶体管，使得将在第一晶体管与所述第二晶体管之间流动的所述电流控制为基本上等于所述参考电流。3.根据权利要求1所述的方法，其中所述预定电荷水平表示一个二进制逻辑状态。4.根据权利要求1所述的方法，其中所述预定电荷水平表示一选自复数个这种逻辑状态的多状态逻辑状态。5.根据权利要求1所述的方法，其进一步包含至少一个使一编程电压突增或脉动以达到一预定电荷水平的步骤。6.根据权利要求1所述的方法，其进一步包含至少一个核对所述电荷存储单位的所述电荷的步骤。7.根据权利要求1所述的方法，其进一步包含至少一个供应一用以编程的电压脉冲的步骤。8.根据权利要求1所述的方法，其进一步包含复数个编程和核对步骤。9.一种对一存储单元编程的方法，所述存储单元包含一第一晶体管和一第二晶体管；所述第一晶体管具有一源极、一漏极、一通道区域和一栅极；所述第二晶体管具有一源极、一漏极、一通道区域、一电荷存储单位和一操纵栅极；所述第一晶体管的所述漏极电连接到所述第二晶体管的所述源极；所述方法包含向所述第二晶体管的所述漏极供应一第一固定电压；向所述第二晶体管的所述操纵栅极供应一第二固定电压；控制所述第一晶体管的所述栅极上的所述电压，以在所述第一晶体管的所述漏极与所述第二晶体管的所述源极之间产生一恒定电流；向所述第一...

【专利技术属性】
技术研发人员：劳尔阿德里安切尔内亚，
申请(专利权)人：桑迪士克股份有限公司，
类型：发明
国别省市：US[美国]