【技术实现步骤摘要】
本专利技术涉及一种。更具体地说，本专利技术涉及一种成品率得到提高的。
技术介绍
已知非易失存储器(闪存储器)具有这样的非易失性特征，即除非进行删除或写，否则即使在关闭电源后，其已存储的信息数据也不会被删除。在读操作中，非易失存储器通过将预定电压施加于存储单元和参考单元的终端上并由读出放大器比较存储单元的输出和参考单元的输出来读出数据。图1是示出常规非易失存储器的结构的示意图。非易失存储器101包括多个主单元阵列107-1到107-m(m是大于等于2的整数)、多个读出放大器105-1到105-m、多个备用单元阵列117-1到117-2，多个备用读出放大器115-1到115-2和参考单元113。在图1中省略了与本专利技术没有直接关联的其他公知结构。在下文中，当没有必要进行区分时，省略了结构的符号当中的数字后缀部分(-数字)，诸如″-1″和″-m″。主单元阵列107-1到107-m中的每个主单元阵列都包括用于以非易失状态存储数据的多个存储单元。例如，每个主单元阵列都包括多条位线和沿每条位线布置的多个闪存储器。对应于主单元阵列107-1到107-m中的每个主单元阵列提...
【技术保护点】
一种半导体存储器，包括：多个存储器部分；以及多个备用存储器部分，其中所述多个存储器部分中的每个存储器部分都包括：包括多个存储单元的主单元阵列，所述多个存储单元中的每个存储单元都以非易失状态存储数据，第 一参考单元，其以非易失状态存储第一参考数据，以及第一读出放大器，其根据所述第一参考单元的第一状态和第二状态读出多个存储单元中的所述每个存储单元的所述第一状态，所述多个备用存储器部分中的每个备用存储器部分包括：作为所述 主单元阵列的备用提供的备用单元阵列，...
【技术特征摘要】
JP 2004-3-30 2004-1011991.一种半导体存储器，包括多个存储器部分；以及多个备用存储器部分，其中所述多个存储器部分中的每个存储器部分都包括包括多个存储单元的主单元阵列，所述多个存储单元中的每个存储单元都以非易失状态存储数据，第一参考单元，其以非易失状态存储第一参考数据，以及第一读出放大器，其根据所述第一参考单元的第一状态和第二状态读出多个存储单元中的所述每个存储单元的所述第一状态，所述多个备用存储器部分中的每个备用存储器部分包括作为所述主单元阵列的备用提供的备用单元阵列，其包括作为所述多个存储单元的备用的多个备用单元，第二参考单元，其以非易失状态存储第二参考数据，以及第二读出放大器，其根据所述第二参考单元的第三状态和第四状态读出多个备用单元中的所述每个备用单元的所述第三状态，用所述多个备用存储器部分中的一个备用存储器部分替换所述多个存储器部分中的一个存储器部分，所述多个存储器部分中的所述一个存储器部分是在所述第一参考单元上具有缺陷的缺陷存储器部分。2.根据权利要求1所述的半导体存储器，还包括控制部分，其包括替换部分并根据所述替换部分的状态和在操作中选择所述有缺陷的存储器部分的第一信号的输入来输出第一开关信号；以及开关部分，其根据所述第一开关信号选择代替所述有缺陷的存储器部分的多个备用存储器部分中的所述一个备用存储器部分的输出。3.根据权利要求2所述的半导体存储器，其中设置所述替换部分，使得所述控制部分根据所述操作中的所述第一信号输出所述第一开关信号。4.一种制造半导体存储器的方法，该方法包括(a)制造所述半导体存储器，所述半导体存储器包括多个存储器部分；以及多个备用存储器部分，其中所述多个存储器部分中的每个存储器部分包括包括多个存储单元的主单元阵列，所述多个存储单元中的每个存储单元都以非易失状态存储数据，第一参考单元，其以非易失状态存储第一参考数据，以及第一读出放大器，其根据所述第一参考单元的第一状态和第二状态读出多个存储单元中的所述每个存储单元的所述第一状态，所述多个备用存储器部分中的每个备用存储器部分包括作为所述主单元阵列的备用提供的备用单元阵列，其包括作为所述多个存储单元的备用的多个备用单元，第二参考单元，其以非易失状态存储第二参考数据，以及第二读出放大器，其根据所述第二参考单元的第三状态和第四状态读出多个备用单元中的所述每个备用单元的所述第三状态，(b)对多个存储器部分中的所述每个存储器部分的所述第一参考单元进行检测；以及(c)用所述多个备用存储器部分中的一个作为第一备用存储器部分来替换所述多个存...
【专利技术属性】
技术研发人员：菅原宽，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。