半导体存储器件及其刷新方法技术

为了提供一种在常规存取操作期间能够插入刷新操作并且能够设定内部循环时间长于外部循环时间的一半的ＤＲＡＭ，本发明专利技术提供一种半导体存储器件及其刷新方法。地址选择器（１８）选择存取行地址信号ＥＲＡ或刷新行地址信号ＲＲＡ。行解码器控制电路（１６）响应所选的行地址信号ＲＡ选择分割存储单元阵列后得到的组块之一，并通过行解码器电路２２选择字线。当对该一个组块开始操作时，激活忙信号／ＢＵＳＹ以禁止由地址选择器１８执行选择。当操作结束时，使忙信号／ＢＵＳＹ无效以取消对地址选择器１８的选择的禁止。因此，优先执行行地址信号ＥＲＡ或ＲＲＡ中较早输入的一个，并使随行地址信号ＥＲＡ或ＲＲＡ中后输入的一个等待，直到在先操作结束为止。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种半导体存储器件以及刷新该半导体存储器件的方法。具体而言，本专利技术涉及一种能够在常规的存取操作期间插入刷新操作的DRAM(动态随机存取存储器)以及刷新该DRAM的改进方法。
技术介绍
近来，在低功耗应用中，由DRAM替代SRAM(静态随机存取存储器)已经相当普遍，因为DRAM每单位面积的存储器容量远远大于SRAM每单位面积的存储容量。但是，DRAM需要刷新，而SRAM则不是必须刷新。因此，存在这样一种需求，要求能够以如下方式来使DRAM可被用于与使用SRAM的方法相同的方法，即以使用DRAM中的内部电路来执行自动刷新代替使用外部电路(例如刷新控制器)的刷新。下面示出的专利文献1公开了一种DRAM，该DRAM使用了在一个循环时间(以下称作“外部循环时间”)内插入了常规读出操作或写入操作(以下称作“常规存取操作”或简称为“存取操作”)以及刷新操作的系统。在此系统中，由于在一个外部循环时间内确保了用于存取的时间和用于刷新的时间，所以能够在任何时间执行刷新而不必延迟常规的存取。用于存取的时间和用于刷新的时间基本上彼此相等，因此下面将它们统称为“内部循环时间”。此DRAM本文档来自技高网...

【技术保护点】
一种半导体存储器件，包括：存储单元阵列，包括多条字线；刷新装置，用于产生刷新请求并随之生成刷新地址；地址选择装置，用于响应存取请求而选择存取地址，所述地址选择装置响应所述刷新请求而从所述多个刷新地址中选择刷新地址；　 　字线选择装置，用于响应由所述地址选择装置选择的地址而从所述多条字线中选择字线；和选择停止装置，用于在所述存储单元阵列中正在进行存取或刷新的同时，停止由所述地址选择装置执行的地址选择。

【技术特征摘要】
【国外来华专利技术】JP 2003-10-24 365168/20031.一种半导体存储器件，包括存储单元阵列，包括多条字线；刷新装置，用于产生刷新请求并随之生成刷新地址；地址选择装置，用于响应存取请求而选择存取地址，所述地址选择装置响应所述刷新请求而从所述多个刷新地址中选择刷新地址；字线选择装置，用于响应由所述地址选择装置选择的地址而从所述多条字线中选择字线；和选择停止装置，用于在所述存储单元阵列中正在进行存取或刷新的同时，停止由所述地址选择装置执行的地址选择。2.如权利要求1所述的半导体存储器件，其中将所述存储单元阵列分成多个组块，所述半导体存储器件还包括用于响应由所述地址选择装置选择的地址而从所述多个组块中选择组块的组块选择装置，所述选择停止装置在对由所述组块选择装置选择的组块执行存取或刷新的同时停止所述地址选择装置执行地址选择。3.如权利要求2所述的半导体存储器件，其中所述字线选择装置响应由所述地址选择装置选择的刷新地址而针对所述组块中的每一个连续地选择所有字线。4.如权利要求2或3所述的半导体存储器件，其中所述选择停止装置包括忙信号发生装置，用于响应所述存取请求或刷新请求来激活忙信号，并在完成了对由所述组块选择装置选择的组块的存取或刷新之后使所述忙信号无效，所述地址选择装置包括输入装置，用于响应所述存取请求而输入所述存取地址，以及响应所述刷新请求而输入所述刷新地址；和锁存装置，用于在忙信号被无效之后接收并锁存所输入的地址。5.如权利要求4所述的半导体存储器件，其中所述忙信号发生装置包括通过所述多个组块以共有方式被提供的忙信号线；充电装置，用于响应所述刷新请求而对所述忙信号线进...

【专利技术属性】
技术研发人员：砂永登志男，宫武久忠，细川浩二，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]