N进制掩膜编程存储器制造技术

本发明专利技术提出一种Ｎ（＞２）进制掩膜编程存储器（Ｎ－ＭＰＭ），尤其是三维Ｎ（＞２）进制掩膜编程存储器（３－Ｄ　　Ｎ－ＭＰＭ）。Ｎ－ＭＰＭ存储元具有Ｎ种可能状态。数字信息按Ｎ进制代码来存储。由于每个存储元可以存储＞１位信息，Ｎ－ＭＰＭ比常规的二进制ＭＰＭ（２－ＭＰＭ，每个存储元存储１位信息）存储密度大。

【技术实现步骤摘要】

本专利技术涉及集成电路领域，更确切地说，涉及掩膜编程存储器。
技术介绍
掩膜编程存储器(mask-programmable memory，简称为MPM)，尤其是三维掩膜编程存储器(three-dimensional mask-programmable memory，简称为3D-MPM、也被称为3D-MPR0M，参见专利号为ZL98119572.5的中国专利“三维只读存储器及其制造方法”)，存储容量大，成本低并能提供优良的数据安全保护，故被视为多媒体资料的理想存储体。图1A-图1B表示一种3D-MPM00。它的两个存储层100、200叠置在衬底0上。每个存储层上含有多个存储元1aa、1ab...。每个存储元位于两条地址线(如字线20a和位线30a)的交叉处并根据存储的信息选择性地为它们提供似二极管电连接。似二极管电连接在一个方向上的导电性好于另一方向，它一般由一二极管结实现，如pn二极管结、肖特基二极管结等。现有技术中，存储元只有两种状态“无通道孔”和“有通道孔”。如存储元1aa处于“无通道孔”状态，即它不含通道孔，地址线20a、30a由绝缘介质16隔开；存储元1ab处于“有通道孔”状态，即它含有通道孔3ab，并为地址线20a、30b提供电连接。在存储元1ab中，由于其通道孔3ab(也就是二极管结的结面积)与地址线交叉区(即高低两层地址线20a、30b在交叉处相互重叠的区域)相同，是两条地址线之间可能具有的最大通道孔，故通道孔3ab又被称为“全通道孔”。由于存储元只有两个状态，它只能代表一位(指二进制位)信息，故MPM的存储密度受限。为了进一步提高存储密度，本专利技术提出一种N(＞2)进制掩膜编程存储(N-ary mask-programmablememory，简称为N-MPM)。
技术实现思路
本专利技术的主要目的是提供一种每个存储元能存储＞1位的、大容量掩膜编程存储器，尤其是三维掩膜编程存储器。根据这些以及别的目的，本专利技术提供一种N(＞2)进制掩膜编程存储器(N-arymask-programmable memory，简称为N-MPM)，尤其是三维N(＞2)进制掩膜编程存储器(简称为3-D N-MPM)。N-MPM存储元具有N种可能状态。数字信息按N进制代码来存储。由于每个存储元可以存储＞1位信息，N-MPM比常规的二进制MPM(2-MPM，每个存储元存储1位信息)存储密度大。本专利技术的N-MPM包括一条低层地址线；一条位于该低层地址线上方的高层地址线；一个位于该高低层地址线交叉处并与该高低层地址线耦合的存储元，所述存储元对该高低层地址线选择性地提供似二极管电连接，并具有至少N种可能状态。本专利技术的3-D N-MPM还包括至少两个相互叠置的掩膜编程存储层，每个存储层均含有多个存储元，所述存储元具有至少N种可能状态。本专利技术中N-MPM存储元提供的似二极管电连接在一个方向上的导电性好于另一方向，它一般由一二极管结实现，如pn二极管结、肖特基二极管结等。存储元的N种可能状态可以通过改变二极管结的结形状(如几何形状)和/或结特性(如掺杂浓度)来实现。相应地，N-MPM可以分为结形状型、结特性型和混合型。在结形状型N-MPM中，存储元的N种可能状态可通过改变二极管结的形状(即结形状)来实现。通常改变结形状的方法是改变二极管结的几何面积。具体说来，高低两层地址线之间除了具有“无通道孔”和“全通道孔”两种状态以外，还需要具有“局部通道孔”状态。对于局部通道孔来说，其二极管结的面积介于无通道孔和全通道孔之间。注意到，如果使用nF(F指地址线线宽、n≥1)开口工艺，局部通道孔(特征尺寸＜1F)可以通过nF(n≥1)开口掩膜版(特征尺寸≥1F)来实现(参见申请号为03108107.X的中国专利申请“集成电路的层间连接结构”)。在结特性型N-MPM中，存储元的N种可能状态可通过改变二极管结的特性(即结特性)来实现。通常改变结特性的方法是改变二极管结的掺杂特性。由于掺杂特性不同，存储元的伏-安(IV)特征也不同。在读出过程中，不同的读电压按大小依次加在字线上。如果一存储元被读出为“1”，那么一限流电路被开启。该限流电路限制在剩余读过程中流过该存储元的电流，从而避免它被过大的电流损伤。在N-MPM中，N可以是2的整数幂，也可以是2的非整数幂。当N为2的整数幂时(N＝2n，n为整数)，每个存储元存储整数位，即n位(n为整数)。同时，N-MPM的译码是对每个存储元单独进行的。当N为2的非整数幂时(N＝2x，x为非整数)，N-MPM以字为单位进行译码，每个字含有m个存储元(用符号N×m表示，其中，N代表进制，m代表字宽，N＞2、m≥2且均为正整数)。译码时，将m个N进制码(N×m)一起转换为i位二进制码(2×i)i≤INT[log2(Nm)]。这里，INT[z]是指小于z的最大整数。将i位平均到m个存储元中，每个存储元存储非整数位(指二进制位)信息(参见申请号为200510059914.6的中国专利申请“非整数位系统”)。附图说明图1A是表示一种三维掩膜编程存储器(3D-MPM)的断面图；图1B是其存储层200的俯视图；图2是表示一种N进制掩膜编程存储器(N-MPM)的断面图；图3AA-图3AC是表示第一种结形状型N-MPM存储元的俯视图、y-z断面图和z-x断面图；图3BA-图3BC是表示第二种结形状型N-MPM存储元的俯视图、y-z断面图和z-x断面图；图3CA-图3CC是表示第三种结形状型N-MPM存储元的俯视图、y-z断面图和z-x断面图；图4A-图4D表示一种利用nF开口工艺制造结形状型N-MPM的工艺流程；图5A-图5B表示两种采用合并开口的4进制MPM(4-MPM)存储元；图6A-图6C表示三种结形状型N-MPM的读出电路；图7列举了两套适用于4-MPM的结面积比；图8A是表示一种结特性型N-MPM的断面图；图8B表示其伏-安(IV)特性；图9A-图9C表示一种制造结特性型N-MPM的工艺流程；图10A表示一种结特性型N-MPM的读出电路；图10B是表示一种限流电路的电路图；图10C表示在读过程中字线和位线电压的时序图；图11是表示一种三维N进制掩膜编程存储器(3-D N-MPM)的断面图；图12是表示一种实现将N-MPM(N是2的非整数幂)中的N进制码转换成二进制的电路图。本说明书主要描述了N-MPM中二极管的结形状、结特性和读出电路。为简便计，在部分断面图中，二极管膜(也被称为准导通膜)未被画出。有关这些膜的细节，可参见专利号为ZL98119572.5的中国专利“三维只读存储器及其制造方法”和申请号为02113333.6的中国专利申请“改进的三维掩膜编程只读存储器”。具体实施例方式本专利技术提供一种N(＞2)进制掩膜编程存储器(N-ary mask-programmablememory，简称为N-MPM)。N-MPM存储元具有N种可能状态。数字信息按N进制代码来存储。由于每个存储元可以存储＞1位信息，N-MPM比常规的二进制MPM(2-MPM，每个存储元存储1位信息)存储密度大。如图2所示，该实施例是一种三进制MPM，即3-MPM(N＝3)。其存储元具有3种可能状态，它们在图中由不同的斜线区5ba-5bc表示。3-MP本文档来自技高网...

【技术保护点】
一种Ｎ（＞２）进制掩膜编程存储器，其特征在于含有：　　　　一条低层地址线（３０ａ）；　　　　一条位于该低层地址线上方的高层地址线（２０ｂ）；　　　　一个位于该高低层地址线交叉处并与该高低层地址线耦合的存储元（１ｂａ），所述存储元对该高低层地址线选择性地提供似二极管电连接，并具有至少Ｎ种可能状态（５ｂａ、５ｂｂ…）。

【技术特征摘要】
US 2005-7-15 60/700,037;US 2005-9-2 11/162,2621.一种N(＞2)进制掩膜编程存储器，其特征在于含有一条低层地址线(30a)；一条位于该低层地址线上方的高层地址线(20b)；一个位于该高低层地址线交叉处并与该高低层地址线耦合的存储元(1ba)，所述存储元对该高低层地址线选择性地提供似二极管电连接，并具有至少N种可能状态(5ba、5bb...)。2.根据权利要求1所述的N进制掩膜编程存储器，其特征还在于该存储器含有至少两个相互叠置的掩膜编程存储层(100、200)，每个存储层均含有多个存储元，所述存储元具有至少N种可能状态。3.根据权利要求1所述的N进制掩膜编程存储器，其特征还在于该存储元含有一二极管结(5ba)，该二极管结具有多种可能形状或特性。4.根据权利要求3所述的N进制掩膜编程存储器，其特征还在于该存储元含有至少一个局部通道孔(2bd’)，该局部通道孔的面积小于该高低层地址线交叉区的面积。5.根据权利要求4所述的N...

【专利技术属性】
技术研发人员：张国飙，
申请(专利权)人：张国飙，
类型：发明
国别省市：90[中国|成都]