非易失性存储器的制造方法技术

提供一种非易失性存储器的制造方法。首先，提供一待编码存储器，具有排成阵列的多个待编码存储体。接着形成一植入阻抗层于待编码存储器上。设置一屏蔽于待编码存储器上，屏蔽的开孔下方的部分待编码存储体的数量少于其余待编码存储体的数量。以屏蔽形成一图案化植入阻抗层，并离子植入露出的待编码存储体，以定义出第一存储体及第二存储体，第一存储体及第二存储体分别具有一第二位状态及一第一位状态。然后反向定义待编码存储器，使第一存储体及第二存储体分别具有第一位状态及第二位状态。

【技术实现步骤摘要】

本专利技术涉及一种，且 特别涉及一种可减少因异物导致离子植入失败的非易失性存储器的制造方法。
技术介绍
随着数字电子时代的来临，对于数据存储媒体的需求也日益殷切，因此 对于能够以便宜成本生产大量存储媒体的半导体技术也不断寻求改良的方 式。在以半导体技术所生产的存储i某体中，以不需要电力即可维持数据存储状态的非易失性存储器(non-volatile memory, NVM)应用范围最为广泛。非 易失性存储器可区分为以离子植入定义数据的屏蔽式只读存储器(mask read-only memory, MR0M); 以及可以一次程序(one time program, OTP)及 多次程序(muUi-time program, MTP)存储器，例如计算机的基本输出入系统 (basic input/output system, BIOS)。以及使用者可以进行多次程序-抹除 的存储器，例如闪存(flash memory)。其中，屏蔽式只读存储器及一次程序 存储器由于工艺较为单纯，可以低成本进行大量生产，因此适合需要大量生 产复制的软件产品，例如游戏卡匣。以屏蔽式只读存储器为例，其程序编码方式是本文档来自技高网...

【技术保护点】
一种非易失性存储器的制造方法，包括：（ａ）提供一待编码存储器，具有排成阵列的多个待编码存储体；（ｂ）形成一植入阻抗材料层于该待编码存储器上；（ｃ）设置一屏蔽于该待编码存储器上，该屏蔽具有多个开孔，所述开孔的下方的部分 所述待编码存储体的数量少于其余所述待编码存储体的数量；（ｄ）以该屏蔽定义图案于该植入阻抗材料层，以形成一图案化植入阻抗层，该图案化植入阻抗层具有多个编码孔，所述编码孔露出部分的所述待编码存储体；（ｅ）离子植入露出的所述待编码 存储体，以定义未植入离子的所述待编码存储体为多个第一存储体，并定义植入离子的所述...

【技术特征摘要】
CN 2006-9-20 200610154290.01.一种非易失性存储器的制造方法，包括(a)提供一待编码存储器，具有排成阵列的多个待编码存储体；(b)形成一植入阻抗材料层于该待编码存储器上；(c)设置一屏蔽于该待编码存储器上，该屏蔽具有多个开孔，所述开孔的下方的部分所述待编码存储体的数量少于其余所述待编码存储体的数量；(d)以该屏蔽定义图案于该植入阻抗材料层，以形成一图案化植入阻抗层，该图案化植入阻抗层具有多个编码孔，所述编码孔露出部分的所述待编码存储体；(e)离子植入露出的所述待编码存储体，以定义未植入离子的所述待编码存储体为多个第一存储体，并定义植入离子的所述待编码存储体为多个第二存储体，所述第一存储体及所述第二存储体分别具有一第二位状态及一第一位状态；以及(f)反向定义该待编码存储器，使所述第一存储体及所述第二存储体分别具有该第一位状态及该第二位状态。2. 如权利要求1所述的制造方法，更包括(g) 比较导通所述第一存储体及所述第二存储体时，分别通过所述第一存 储体及所述第二存储体的 一第 一 电流值及一第二电流值与 一参考电流值的大 小，以定义所述第一存储体及所述第二存储体分别具有一第二位状态及一第 一位状态。3. 如权利要求2所述的制造方法，其中，在步骤(g)中，该第一电流值 大于该参考电流值，该第二电流值小于该参考电流值。4. 一种非易失性存储器的制造方法，包括(a) 提供一待编码存储器，具有排成阵列的多个待编码存储体；(b) 计算欲编码程序中 一 第 一位状态及一 第二位状态的数量；(c) 当该第一位状态的数量大于该第二位状态的数量时，提供一屏蔽，该 屏蔽具有多个开孔，所述开孔的数量与该第二位状态的数量相同；(d) 形成一植入阻抗材料层于该待编码存储器上；(e) 以该屏蔽定义图案于该植入阻抗材料层，以形成一图案化植入阻抗 层，该图案化植入阻抗层具有多个编码孔，所述编码孔露出部分的所述待编 码存储体；(f) 离子植入露出...

【专利技术属性】
技术研发人员：陈威仲，何达能，陈俤文，陈威铭，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]