使用于半导体存储装置中的数据输入装置制造方法及图纸

一种使用于半导体存储装置中的数据输入装置包括：一同步控制单元，用于响应于一驱动信号，接收一同步于一数据的数据选通信号，以便产生一同步信号；及一同步单元，用于将按逐个位循序输入的内部数据存储至多个同步存储元件及异步存储元件中，且用于以同步于该同步信号方式，同时输出该经存储的数据作为并列型经对准的数据。

【技术实现步骤摘要】

本专利技术涉及半导体装置设计技术，且特别涉及一种使用于执行一预取操作以输入数据的半导体存储装置中的数据输入装置。
技术介绍
为改良数据处理效能，已发展一种可执行预取操作的半导体存储装置。大体而言，该预取操作为一种用于动态随机存取内存(DRAM)的数据转移方法，其中，数据位以一时钟的一上升缘及一下降缘进行同步化。预取操作技术已得到改良以用于预取更多数据位。即，在双倍数据速率(DDR)SDRAM中，基于2位预取执行预取操作。在DDR2 SDRAM及DDR3 SDRAM中，分别基于4位预取及8位预取执行预取操作。图1为展示现有DDR2 SDRAM的方块图。如图1所示，揭露一用于接收按逐个位循序输入的数据的数据输入装置。该数据输入装置将循序输入的数据对准为4位并列数据，且随后输出该经对准的4位数据(ALGN0、ALGN1、ALGN2、ALGN3)。如以上所述，将对准过程(即，将按逐个位循序输入的数据对准为并列形式)称为预取操作。举例而言，在脉冲串长度为4的情况下，在最末的第四数据位输入之后，循序输入的4个数据位同时存储至内存单元中。因此，在最末的第四数据位输入之前，先前输入的三个数据位存本文档来自技高网...

【技术保护点】
一种使用于半导体存储装置中的数据输入装置，其包含：同步控制单元，用于接收用于同步数据的数据选通信号，以便产生一同步信号；及同步单元，用于将按逐个位循序输入的内部数据存储到多个同步存储元件及异步存储元件中，且用于以同步于该同步 信号方式，同时输出该经存储的数据作为并列对准的数据。

【技术特征摘要】
KR 2005-9-29 90882/05;KR 2006-3-23 26483/061.一种使用于半导体存储装置中的数据输入装置，其包含同步控制单元，用于接收用于同步数据的数据选通信号，以便产生一同步信号；及同步单元，用于将按逐个位循序输入的内部数据存储到多个同步存储元件及异步存储元件中，且用于以同步于该同步信号方式，同时输出该经存储的数据作为并列对准的数据。2.如权利要求1所述的数据输入装置，其中，该同步单元包括锁存器单元，用于以一两列并列的形式存储该数据，该锁存器单元具有依一第一或一第二同步信号操作的该多个同步存储元件及该多个异步存储元件；及延迟单元，用于使输出自该锁存器单元的多个位的输出数据中的每一位延迟每一预定延迟时间，从而输出该经延迟的数据作为该并列对准的数据。3.如权利要求2所述的数据输入装置，其中，该异步存储元件是用一交叉耦合的反相器予以组态。4.如权利要求3所述的数据输入装置，其中，该同步存储元件是用一移位元件或一触发器予以组态。5.如权利要求4所述的数据输入装置，其中，该锁存器单元包括第一锁存器，用于以同步于该第一同步信号的一边缘方式存储该内部数据；第二锁存器，用于以同步于该第二同步信号的一边缘方式存储该第一锁存器的数据及输出该经存储的数据作为第一输出数据；第三锁存器，用于以同步于该第二同步信号的一边缘方式存储该内部数据及输出该经存储的数据作为第二输出数据；第一异步存储元件，用于存储输出自该第二锁存器的该第一输出数据，并在使该经存储的数据延迟一预定延迟时间之后输出该经存储的数据；第二异步存储元件，用于存储输出自该第三锁存器的该第二输出数据，并在使该经存储的数据延迟一预定延迟时间之后输出该经存储的数据；第四锁存器，用于以同步于该第二同步信号的一边缘方式存储该第一异步存储元件的数据及输出该经存储的数据作为第三输出数据；及第五锁存器，用于以同步于该第二同步信号的一边缘方式存储该第二异步存储元件的数据及输出该经存储的数据作为第四输出数据。6.如权利要求5所述的数据输入装置，其中，该同步控制单元包括缓冲器，用于响应于该驱动信号，接收该数据选通信号及一反相数据选通信号；信号产生单元，用于产生分别同步于该缓冲器的一输出信号的一上升缘及一下降缘的第一及第二预同步信号；第一延迟元件，用于藉由使该第一预同步信号延迟一预定延迟时间而产生该第一同步信号；及第二延迟元件，用于藉由使该第二预同步信号延迟一预定延迟时间而产生该第二同步信号。7.一种使用于半导体存储装置中的数据输入装置，其包含同步控制单元，用于响应于一驱动信号而接收一同步于一数据的数据选通信号，以便产生一同步信号；及同步单元，用于将按逐个位循序输入的内部数据存储至多个同步延迟元件及异步延迟元件中，且用于以同步于该同步信号方式同时输出该经存储的数据作为并列对准的数据。8.如权利要求7所述的数据输入装置，其中，该同步单元包括锁存器单元，用于以一两列并列的形式存储该数据，该锁存器单元具有依一第一或一第二同步信号操作的该多个同步延迟元件及该多个异步延迟元件；及延迟单元，用于使输出自该锁存器单元的多个位的输出数据中的每一位延迟每一预定延迟时间，从而输出该经延迟的数据作为该并列对准的数据。9.如权利要求8所述的数据输入装置，其中，该异步延迟元件是用一电容器及一反相器予以实现。10.如权利要求9所述的数据输入装置，其中，该同步延迟元件...

【专利技术属性】
技术研发人员：辛范柱，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]