非易失性半导体存储装置及其动作方法制造方法及图纸

提供一种非易失性半导体存储装置，在高集成的存储单元阵列中，ｚ在读取、写入和擦除的各动作模式间转移时，抑制因随着位线和字线的电位变化的过渡电流而产生的功耗的增加。具有存储单元阵列（１），其分别在行方向和列方向配置多个两端子的存储单元，该存储单元具有通过施加脉冲而使电阻值可逆地变化的可变电阻元件，同一行的各存储单元的一端连接到公共字线ＷＬ１～ＷＬｎ，同一列的各存储单元的另一端连接到公共位线ＢＬ１～ＢＬｎ，在针对选择存储单元的读取、写入和擦除的各存储动作的动作期间，对未连接到选择存储单元的非选择字线和非选择位线施加公共非选择电压Ｖ↓［ＷＥ］／２。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种半导体存储装置，其具有分别在行方向和列方向 排列多个两端子的存储单元的存储单元阵列，该两端子的存储单元具 有通过施加电脉沖导致电阻值可逆地变化、并且根据电阻的变化对信 息进行存储的可变电阻元件，更具体地，本专利技术涉及存储单元阵列的 读取、写入、擦除动作的各存储动作的位线和字线的电压控制技术。
技术介绍
近年来，作为代替闪存的可高速动作的下一代非易失性随机存储器(NVRAM: Nonvolatile Random Access Memory )，提出了 FeRAM (Ferroelectric RAM ) 、 MRAM ( Magnetic RAM ) 、 O画(Ovonic Unified Memory)等各种器件结构，并且在高性能、高可靠性、低成 本、以及处理兼容性方面，进行激励的开发竟争。并且，对于这些现有技术，由美国休斯敦大学的Shangquing Liu 和Alex Ignatiev等在下述专利文献l和非专利文献l中，公开了通过地变化的方法。虽然这使用了因具有超大磁阻效应而被熟知的钙钛矿 材料，但是，未施加磁场或在室温下出现数位的电阻变化也是非常划 时代的。采用利用这种现象的可变电阻元件的电阻性非易失性存储器 RRAM (Resistance Random Access Memory)具有如下优良的特性 由于与MRAM不同，磁场不是全都需要的，所以功耗极低，容易实现 微型化、高集成化，并且由于电阻变化的动态范围远比MRAM更广， 所以，可以进行多值存储。实际器件中的基本结构非常简单，在衬底 垂直方向依次层叠下部电极材料、钙钛矿型金属氧化物、上部电极材 料。此外，在专利文献1示例的元件结构中，下部电极材料由在镧铝 氧化物LaA103 ( LAO )的单晶衬底上堆积的钇钡铜氧化物 YBa2Cii307(YBCO)膜形成，钩钛矿型金属氧化物由结晶性镨钧锰氧化 物Pr^CaxMn03 ( PCMO )膜形成，上部电极材料由溅射堆积的Ag 膜形成。对于该存储元件的动作来说，将施加在上部和下部电极间的电压脉冲定位51伏并对正、负施加，由此，可以使电阻可逆地变化。 读取这样可逆的电阻变化动作(下面适当地称为切换动作)中的 电阻值，由此，意味着可制作新的非易失性半导体存储装置。分别在行方向和列方向矩阵状配置多个包括由上述PCMO膜等构成的可变电阻元件、并根据可变电阻元件的电阻的变化存储信息的存 储单元，形成存储单元阵列，在该存储单元阵列的周边，配置控制对 存储单元阵列的各存储单元的数据的写入、擦除以及读取的电路，从 而可以构成非易失性半导体存储装置。作为包括该可变电阻元件的存储单元的结构，仅由可变电阻元件 构成的两端子的存储单元被称为1R型存储单元。图1中示出了将1R型存储单元作为构成要素来形成存储单元阵列 1并构成大容量非易失性半导体存储装置时的一个结构例。如图2所 示，1R型存储单元10由可变电阻元件单体构成，矩阵状排列该存储 单元10，构成存储单元阵列1，例如，与在下述专利文献2中公开的 相同。具体地说，存储单元阵列l的结构为在列方向延伸的m条位 线(BLl~BLm)和在行方向延伸的n条字线(WL1 ~ WLn )的交点 处配置mxn个存储单元10。各存储单元IO将可变电阻元件的上部电 极连接到字线，将可变电阻元件的下部电极连接到位线。此外，也可 以将可变电阻元件的下部电极连接到字线，将可变电阻元件的上部电 极连接到位线，可变电阻元件的上部电极和下部电极的关系可以反 转。如图1所示，在具有1R型存储单元IO的存储单元阵列1的非易 失性半导体存储装置中，由位线解码器2和字线解码器3选择与从地 址线4输入到控制电路6a的地址输入相对应的存储单元阵列1内的指 定存储单元，执行数据的写入、擦除、读取的各动作，将数据存储在 所选择的存储单元中并进行读取。通过数据线5进行与外部装置(未 图示)间的数据的输入输出。字线解码器3选择与输入到地址线4的信号相对应的存储单元阵 列1的字线，位线解码器2选择与输入到地址线4的地址信号相对应 的存储单元阵列1的位线。控制电路6a控制存储单元阵列1的写入、 擦除以及读取的各动作。控制电路6a根据从地址线4输入的地址信 号、从数据线5输入的数据输入(写入时)、从控制信号线7输入的控制输入信号，对字线解码器3、位线解码器2、电压切换电路8a以 及存储单元阵列1的读取、写入和擦除动作进行控制。在图1所示的 例子中，控制电路6a具有未图示的一般地址緩沖电路、数据输入输出 緩冲电路、控制输入緩冲电路的功能。电压切换电路8a根据动作模式在各字线、位线中切换存储单元阵 列1的读取、写入、擦除时所需的电压，并提供给存储单元阵列1。在 此，Vcc是非易失性半导体存储装置的电源电压、Vss是接地电压、V卯 是写入或擦除用的电压，Vl是读取电压。此外，从存储单元阵列l通 过位线解码器2、读取电路9执行数据的读取。读取电路9判定数据的 状态，将其结果传送到控制电路6a，并向数据线5输出。在由1R型存储单元IO构成的存储单元阵列1中，根据列选择或电流，作为读取对象存储Ji的读取电^。在1R型存储单元10构成 的存储单元阵列1中，除了读取对象存储单元以外也流过读取电流， 但是，存储单元结构简单，具有存储单元面积和存储单元阵列面积小 的优点。采用图2和图3说明由1R型存储单元IO构成的存储单元阵列1 的数据读取动作时施加到各部分的电脉冲的顺序的现有例。读取选择 存储单元的数据时，在读取期间Tr的期间，将连接到选择存储单元的 选择字线维持在接地电位Vss，并且，将读取电压Vl施加到其他非选 择字线和全部的位线。在读取期间Tr的期间，在选择字线和全部位线 之间，由于产生读取电压VI的电压差，所以，可在选择存储单元的可 变电阻元件中流过与该电阻即存储状态对应的读取电流，读取选择存 储单元中存储的数据。在这种情况下，由于在各位线中流过与连接到选择字线的选择存储单元的存储状态相对应的读取电流，所以，在位 线侧选择性地读取流过预定的选择位线的电流，从而可以读取指定的 选择存储单元的数据。在此，可以互换位线和字线的关系，在字线侧选择性地读取流过各字线的读取电流。在图5中示出了对由1R型存储单元IO构成的存储单元阵列1的 数据读取动作、写入动作或擦除动作时向各字线和各位线施加电脉冲 的方法的现有例，在图4中示出了对其进行控制上的非易失性半导体 存储装置的一例。图5所示的向各字线和各位线施加电脉冲的方法的一例与非专利文献2中公开的相同。进行针对选择存储单元的数据读 取动作、写入动作或擦除动作时，向连接到选择存储单元的选择字线 或选择位线的一方施加接地电压Vss，向选择字线或选择位线的另一方 施加实现读取动作、写入动作或擦除动作所需的电压Va。所有的非选 择字线和全部非选择位线的电压是实现读取动作、写入动作或擦除动 作时所需的电压Va的一半，即，Va/2的电压。图4所示的结构的非易失性半导体存储装置与图1所示的现有非 易失性半导体存储装置的结构基本上相同。与图1所示的现有非易失 性半导体存储装置不同点的是，从电压切换电路8b提供给存储单元阵 列1的各字线、各位线的电压以及该电压的控制方法。在图4所本文档来自技高网...

【技术保护点】
一种非易失性半导体存储装置，其特征在于，　　　　具有：存储单元阵列，其分别在行方向以及列方向配置多个两端子的存储单元，该两端子的存储单元具有通过施加电脉冲使电阻值可逆地变化的可变电阻元件，将同一行的所述各存储单元的一端连接到公共的字线，将同一列的所述各存储单元的另一端连接到公共位线；存储单元选择电路，以行、列或存储单元为单位从所述存储单元阵列中选择所述存储单元；电压切换电路，为对由所述存储单元选择电路选择的选择存储单元进行包括读取动作、写入动作以及擦除动作的多个存储动作，分别对所述字线和所述位线中的与所述选择存储单元连接的选择字线和选择位线、以及所述选择字线和所述选择位线以外的非选择字线和非选择位线，按照所述存储动作施加所述各存储动作中所需的电压；读取电路，对所述选择存储单元内的读取对象的所述存储单元检测按照所述可变电阻元件的电阻值流过的读取电流的大小，读取存储在所述读取对象存储单元中的信息，　　　　在所述读取动作、所述写入动作和所述擦除动作的各动作期间，所述电压切换电路对所述非选择字线和所述非选择位线施加公共的非选择电压。

【技术特征摘要】
【国外来华专利技术】JP 2005-2-2 025935/20051.一种非易失性半导体存储装置，其特征在于，具有存储单元阵列，其分别在行方向以及列方向配置多个两端子的存储单元，该两端子的存储单元具有通过施加电脉冲使电阻值可逆地变化的可变电阻元件，将同一行的所述各存储单元的一端连接到公共的字线，将同一列的所述各存储单元的另一端连接到公共位线；存储单元选择电路，以行、列或存储单元为单位从所述存储单元阵列中选择所述存储单元；电压切换电路，为对由所述存储单元选择电路选择的选择存储单元进行包括读取动作、写入动作以及擦除动作的多个存储动作，分别对所述字线和所述位线中的与所述选择存储单元连接的选择字线和选择位线、以及所述选择字线和所述选择位线以外的非选择字线和非选择位线，按照所述存储动作施加所述各存储动作中所需的电压；读取电路，对所述选择存储单元内的读取对象的所述存储单元检测按照所述可变电阻元件的电阻值流过的读取电流的大小，读取存储在所述读取对象存储单元中的信息，在所述读取动作、所述写入动作和所述擦除动作的各动作期间，所述电压切换电路对所述非选择字线和所述非选择位线施加公共的非选择电压。2. —种非易失性半导体存储装置，其特征在于，具有存储单元阵列，其分别在行方向以及列方向配置多个两端 子的存储单元，该两端子的存储单元具有通过施加电脉冲使电阻值可 逆地变化的可变电阻元件，将同 一行的所述各存储单元的一端连接到 公共的字线，将同 一列的所述各存储单元的另 一端连接到公共位线； 存储单元选择电路，以行、列或存储单元为单位从所述存储单元阵列 中选择所述存储单元；电压切换电路，为对由所述存储单元选择电路 选择的选择存储单元进行包括读取动作、写入动作以及擦除动作的多 个存储动作，分别对所述字线和所述位线中的与所述选择存储单元连 接的选择字线和选择位线、以及所述选择字线和所述选择位线以外的 非选择字线和非选择位线，按照所述存储动作施加所述各存储动作中 所需的电压；读取电路，对所述选择存储单元内的读取对象的所述存 储单元检测根据所述可变电阻元件的电阻值流过的读取电流的大小， 读取存储在所述读取对象存储单元中的信息， 所述电压切换电路至少在所述读取动作和所述写入动作的各动作 期间，对所述非选择字线和所述非选择位线的一方施加公共的非选择 电压，至少在所述读取动作和所述擦除动作的各动作期间，对所述非 选择字线和所述非选择位线的另 一方施加所述非选择电压。3. 根据权利要求1或2的非易失性半导体存储装置，其特征在于， 在进入所述读取动作、所述写入动作和所述擦除动作的各存储动作之前的各准备动作期间，所述电压切换电路至少对所述非选择字线 和所述非选择位线施加所述非选择电压。4. 根据权利要求3的非易失性半导体存储装置，其特征在于， 在所述各准备动作期间，对所述选择字线和所述选择位线施加所述非选择电压。5. 根据权利要求1或2的非易失性半导体存储装置，其特征在于， 在所述读取动作期间，所述电压切换电路对所述选择字线和所述选择位线的一方、所述非选择字线和所述非选择位线施加所述非选择 电压，对所述选择字线和所述选择位线的另一方施加与所述非选择电 压不同的第一读取电压，所述第一读取电压和所述非选择电压的电压差的绝对值，成为电 压比针对所述可变电阻元件的写入动作所需的写入电压与针对所述可 变电阻元件的擦除动作所需的擦除电压的各绝对值的下限值低的预定 的读取电压。6. 根据权利要求1或2的非易失性半导体存储装置，其特征在于， 在所述写入动作期间，所述电压切换电路对所述选择字线和所述选择位线的一方施加比所述非选择电压高的第一写入电压，对所述选 择字线和所述选择位线的另一方施加比所述非选择电压低的第二写入 电压，所述笫一写入电压和所述第二写入电压的电压差的绝对值成为针 对所述可变电阻元件的写入动作所需的写入电压。7. 根据权利要求1或2的非易失性半导体存储装置，其特征在于， 在所述擦除动作期间，所述电压切换电路对所述选择字线和所述选择位线的一方施加比所述非选择电压高的第一擦除电压，对所述选择字线和所述选择位线的另一方施加比所述非选择电压低的笫二擦除 电压，所述第一擦除电压和所述第二擦除电压的电压差的绝对值成为针 对所述可变电阻元件的擦除动作所需的擦除电压。8. 根据权利要求1或2的非易失性半导体存储装置，其特征在于， 所述电压切换电路在所述写入动作期间，对所述选择字线和所述选择位线的一方施加比所述非选择电压高的第一写入电压，对所述选 择字线和所述选择位线的另一方施加比所述非选择电压低的第二写入 电压，在所述擦除动作期间，对所述选择字线和所述选择位线的另一 方施加比所述非选择电压高的第一擦除电压，对所述选择字线和所述 选择位线的一方施加比所述非选择电压低的第二擦除电压，所述第一写入电压和所述第二写入电压的电压差的绝对值成为针 对所述可变电阻元件的写入动作所需的写入电压，所述第一擦除电压 和所述第二擦除电压的电压差的绝对值成为针对所述可变电阻元件的 擦除动作所需的擦除电压，所述第一写入电压和所述第一擦除电压是相同电压，所述第二写 入电压和所述第二擦除电压是相同电压。9. 根据权利要求1或2的非易失性半导体存储装置，其特征在于， 在所述写入动作和所述擦除动作这两期间，施加到所述选择字线或所述选择位线的电压是接地电压，电压或针对所述可变电阻元件的;除动作所需的;除电压的一半。一10. 根据权利要求1或2的非易失性半导体存储装置，其特征在于， 在所述写入动作和所述擦除动作这两期间，施加到所述选择字线或所述选择位线的电压是接地电压，所述非选择电压是针对所述可变电阻元件的写入动作所需的写入 电压或针对所述可变电阻元件的擦除动作所需的擦除电压的三分之11. 根据权利要求1或2的非易失性半导体存储装置，其特征在于， 在所述写入动作和所述擦除动作这...

【专利技术属性】
技术研发人员：川添豪哉，玉井幸夫，
申请(专利权)人：夏普株式会社，
类型：发明
国别省市：JP[日本]