半导体存储装置制造方法及图纸

本发明专利技术提供一种矫正由因为在存储器单元阵列内的位置差异所产生的布线长度的差异而引起的施加到可变电阻元件上的有效电压的不均匀，能够抑制存储器单元间的可变电阻元件的电阻变化特性的偏差的半导体存储装置。本发明专利技术的半导体存储装置（１）具有存储器单元阵列（１００），所述存储器单元阵列（１００）将同一行的存储器单元与共通的字线连接，将同一列的存储器单元与共通的位线连接，构成具有可变电阻元件的存储器单元，上述半导体存储装置（１）在规定的存储器工作时，基于选择存储器单元的存储器单元阵列（１００）内的配置点，调整施加到选择字线和选择位线的至少某一方的端部上的电压脉冲的电压幅值，使得施加到成为写入或消去对象的选择存储器单元的可变电阻元件上的电压脉冲的有效电压幅值与存储器单元阵列（１００）内的配置点无关，收束在一定范围内。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导條储装置，特别是涉及{顿了非易失性的可变电阻元件 的非易失性半导^^储装置。
技术介绍
当前，正在推进各种各样的非易失性存储器(非易失性半导,储装置)的研究开发，其中，以将电阻值的差异作为数据进行读取的类型的MRAM (Magneto—resistance Random Access Memory)、 OUM (Ovonic UniversalMemory)等为f^的PRAM (Phase—change Random Access Memory)和RRAM (Resistance Random Access Memory)具有关于定标没有统计物理学的界限的优点。一般地，PRAM和RRAM的结构具有一施加某阈值以上的电压脉冲电阻 值就变化的非易失性的可变电阻元件，都不利用所谓晶体管和二极管的选择元 件，而用由可变电阻元件构成的存储器单元来构鹏储器单元阵列。在此，图2 是示出存储器单元阵列的一个结构例的模式图，存储器单元阵列100在行方向 和列方向上排列多个由可变电阻元件103构成的存储器单元，将排列在同一行 上的各可变电阻元件103的一端与字线102连接，将排列在同一列上的可变电 阻元件103的一端与位线101连接。位线101与字线102的电位差一皿某阈 值V，可变电阻元件103的电阻值就变化。图13示出了不使用选择元件而构成的存储器单元阵列200的一例。该存储 器单元阵列200是在下部电极201上层叠了与下部电极201正交的可变电阻体 202和上部电极203的交叉点型存储器。能够缩小不使用选择元件的部分所占存 储器单元的面积，能够实现更大容量的存储器。另外，这样的交叉点型存储器 由于结构简单，因此容易多层化，育的多实现集皿更高的存储器。专利文献l:美国专利第6204139B1号说明书专利文献2:日本特开2003—338607号公报
技术实现思路
专利技术所要解决的问题存储器单元内的可变电阻元件根据施加的电压，其特性变化较大。关于上 述的RRAM而言，施加至何变电阻元件上的有效电压越高，电阻值的变化就越 大，电阻對彼度(脉冲响应)也提高。在此，在图2中示出的存储器单元阵列中，由于从电源等到各存储器单元的布线长度根据在存储器单元阵列内的位置而不同，因此布线电阻中有差异。因此，在写入工作和消去工作(清除(reset)工作)中，在各存储器单元间， 施加至何变电阻元件上的电压脉冲的值不同，有可能各可变电阻元件的电阻变 化中产生偏差。特别是如图13所示，在没有选择元件的情况下，布线电阻所占 的比例变大，由布线长度的不同所产生的布线电阻的差对电阻变化所产生的影 响在存储器单元间变大。另外，在PRAM和RRAM中，因为写入工作中处于 已溶解的状态下等原因，可变电阻元件的电阻值陶氏至擞十 数百Q，下降到 大致与布线电阻相同的等级，布线电阻的差异对电阻变化的影响特别大。图14示出了交叉点型存储器的概略结构。在各位线B0 B7与各字线W0 W7的各个交点上存在可变电阻元件，构成了存储器单元。在此，假设存储器单 元内的可变电阻元件的电阻值为R，从选择字线和选择位线的各端部到选择存 储器单元的布线电阻的电阻值的总和为Rune，则施加到位线 字线间的电压 Vmv中的施加到可变电阻元件上的有效电压Vr就用以下的数学式1表示。VR=R/ (R+R匿)XV丽在此，假设布线长度为L，为了简便，假设对布线的每单位长度的电阻值 与位线、字线一起都为p，则RuNE二pL。然后，布线长度L在图14的A点成 为L=(位线)+ (字线)=(la+lb) + (21a+lb) =31a+21b，在B点成为L =(61a+lb) + (41a+lb) =101a+21b。从而可知布线长的B点中的施加到可变 电阻元件上的有效电压明显变低。再有，在图14中，假设p^0.6Q / um、 la=1.5 um、 lb=15um，电源电压Vro二4V、 R=100Q，则根据数学式l， A点中的施 加到可变电阻元件上的有效电压Vra是3.31 V，B点中的有效电压Vrb是3.15V。施加至何变电阻元件上的有效电压的差异特别对电阻变^I度(脉冲响应) 产生很大影响。图15是示出可变电阻元件的电阻值与施加电压脉冲的脉冲宽度 的关系的图表。从图表可知，可变电阻元件中存在电阻值的峰值，施加电压脉冲中有使电阻变化为最大的最佳脉冲宽度。认为该脉冲宽度越短，可变电阻元 件的电阻变化越快，作为元件的脉冲响应就越快。图16 ^:出可变电阻元件的电阻值为峰值时的施加电压的脉冲宽度与施 加到可变电阻元件上的有效电压的关系的图表。根据图16，在A点中的有效电 压Vra=3.31V， B点中的有效电压Vrb二3.15V的情况下，电阻峰值时的脉冲 宽度分别为154ns、 253ns。能够理解到很少的电压差能对脉冲响应产生很大影 响。图14中示出的存储器单元阵列为了说明而是小规模的，可以说由布线长度 的差异所产生的施加至何变电阻元件上的有效电压的差比较小。但是，例如在 一般的16K位的存储器单元阵列盼瞎况下，根据数学式l，使用上述的各参数 迸行计算，则有效电压最大3.34V，最小1.15V。其结果，可变电阻元件的电阻 值为峰值时的施加电压脉冲的脉冲宽度分别为144ns、 4.46ms，有产生3万倍以 上的差的问题。本专利技术鉴于上述问题，其目的在于提供一种矫正由因为在存储器单元阵列 内的位置差异所产生的布线长度的差异而弓l起的施加至何变电阻元件上的有效 电压的不均匀，能够抑制存储器单元间的可变电阻元件的电阻变化特性的偏差 的半导##储装置。用于解决问题的手段用于达到，目的的本专利技术涉及的半导##储装置具有存储器单元阵列， 所述存储器单元阵列在行方向和列方向的至少任一个方向上排列多个具有可变 电阻元件的存储器单元，所述可变电阻元件的电阻根据电压脉冲的施加而变化， 可根据该电阻变化存储信息，所述存储器单元阵歹鹏同一行的上述存储器单元 内的一个端子与共通的字线连接，将同一列的上述存储器单元内的其它端子与 共通的位线连接，上述半导,储装置的第一特征在于，基于选择存储器单元 的上述存储器单元阵列内的配置点，调整施加到上述字线内的与± 择存储 器单元连接的选择字线和上述位线内的与上,择存储器单元连接的选择位线 的至少某一方的端部上的电压脉冲的电压幅值或者脉冲宽度的至少某一方，使 得根据施加到上述存储器单元阵列内的上述存储器单元、即成为写入或消去对 象的Jd^择存储器单元的上述可变电阻元件上的电压脉冲的有效电压幅值或 脉冲宽度，写入或消去后的上述可变电阻元件的电阻变化与上述存储器单元阵列内的配置点无关，收束在一定范围内。用于达到上述目的的本专利技术涉及的半导体存储装置具有存储器单元阵列， 所述存储器单元阵列在行方向和列方向的至少任一个方向上排列多个具有可变 电阻元件的存储器单元，所述可变电阻元件的电阻根据电压脉冲的施加而变化， 可根据该电阻变化存储信息，所述存储器单元阵列将同一行的上述存储器单元 内的一个端子与共通的字线连接，将同一列的上述存储器单元内的其它端子与 共通的位线连接，上述半导1W储装置的第二特征在于，基于选择存储器单元 的上述存储器单元阵列内的配置点，调整施加到，字线内的与Jim择本文档来自技高网...

【技术保护点】
一种半导体存储装置，具有存储器单元阵列，所述存储器单元阵列在行方向和列方向的至少任一个方向上排列多个具有可变电阻元件的存储器单元，所述可变电阻元件的电阻根据电压脉冲的施加而变化，可根据该电阻变化而存储信息，所述存储器单元阵列将同一行的上述存储器单元内的一个端子与共通的字线连接，将同一列的上述存储器单元内的其它端子与共通的位线连接，上述半导体存储装置的特征在于，　　　　基于选择存储器单元的上述存储器单元阵列内的配置点，调整施加到上述字线内的与上述选择存储器单元连接的选择字线和上述位线内的与上述选择存储器单元连接的选择位线的至少某一方的端部上的电压脉冲的电压幅值或者脉冲宽度的至少某一方，使得根据施加到上述存储器单元阵列内的上述存储器单元、即成为写入或消去对象的上述选择存储器单元的上述可变电阻元件上的电压脉冲的有效电压幅值或脉冲宽度，写入或消去后的上述可变电阻元件的电阻变化与上述存储器单元阵列内的配置点无关，收束在一定范围内。

【技术特征摘要】
【国外来华专利技术】JP 2005-6-17 178395/2005;JP 2005-9-28 282199/20051、一种半导体存储装置，具有存储器单元阵列，所述存储器单元阵列在行方向和列方向的至少任一个方向上排列多个具有可变电阻元件的存储器单元，所述可变电阻元件的电阻根据电压脉冲的施加而变化，可根据该电阻变化而存储信息，所述存储器单元阵列将同一行的上述存储器单元内的一个端子与共通的字线连接，将同一列的上述存储器单元内的其它端子与共通的位线连接，上述半导体存储装置的特征在于，基于选择存储器单元的上述存储器单元阵列内的配置点，调整施加到上述字线内的与上述选择存储器单元连接的选择字线和上述位线内的与上述选择存储器单元连接的选择位线的至少某一方的端部上的电压脉冲的电压幅值或者脉冲宽度的至少某一方，使得根据施加到上述存储器单元阵列内的上述存储器单元、即成为写入或消去对象的上述选择存储器单元的上述可变电阻元件上的电压脉冲的有效电压幅值或脉冲宽度，写入或消去后的上述可变电阻元件的电阻变化与上述存储器单元阵列内的配置点无关，收束在一定范围内。2、 一种半导條储装置，具有存储器单元阵列，所述存储器单元阵列在行方向和列方向的至少任一个方向上排歹眵个具有可变电阻元件的存储器单元， 所述可变电阻元件的电阻根据电压脉冲的施加而变化，可根据该电阻变化存储 信息，所述存储器单元阵列将同一行的上述存储器单元内的一个端子与共通的 字线连接，将同一列的上述存储器单元内的其它端子与共通的位线连接，上述 半导 储装置的特征在于，基于选择存储器单元的雄存储器单元阵列内的配置点，调整施加到上述 字线内的与上,择存储器单元连接的选择字线和上述位线内的与上,择存 储器单元连接的选择位线的至少某一方的端部上的电压脉冲的电压幅值，使得 施加到上述存储器单元阵列内的上述存储器单元、即成为写入、消去或读出对 象的± 择存储器单元的上述可变电阻元件上的电压脉冲的有效电压幅值与 ，存储器单元阵列内的配置点无关，收束在一定范围内。3、 如权禾腰求1或2所述的半导條储驢，其特征在于， 在上述存储器工作时，基于i^择存储器单元的上述存储器单元阵列内的配置点，调整施加到上述字线内的不与上 择存储器单元连接的非选择字线的端部上的电压和，位线内的不与上,择存储器单元连接的非选择位线 上的电压的至少某一方。4、 如权禾腰求1或2所述的半导條储装置，其特征在于，在假设上 择字线与± 择位线的各端部间的电压差为VBW，施加到 ±^择存储器单元的，可变电阻元件上的±^有效电压幅值为VR， ±^可 变电阻元件的电阻值为R，从±^^择字线和± 择位线的各端部到±^ 择存储器单元的布线电阻的总和为RuNE的情况下，调整上述电压差Vew，使得 用数学式VR=...

【专利技术属性】
技术研发人员：田尻雅之，岛冈笃志，井上刚至，
申请(专利权)人：夏普株式会社，
类型：发明
国别省市：JP[日本]