在与非闪存阵列中施加读电压的方法技术

本发明专利技术提供一种改善闪存阵列的读干扰特性的方法。根据该方法，在具有至少一个单元串的闪存阵列中，将第一读电压电平施加到连接至串选择晶体管的栅极的串选择线和连接至接地选择晶体管的栅极的接地选择线，所述单元串中的串选择晶体管、多个存储单元和接地选择晶体管串联连接。地电压被施加到从存储单元中选择的存储单元的字线。第二读电压被施加到未选择的存储单元中的、与串选择晶体管和接地选择晶体管相邻的存储单元的字线。然后，第一读电压被施加到未选择的其它存储单元。第二读电压低于第一读电压。

【技术实现步骤摘要】

本专利技术涉及半导体存储器件，更具体地，涉及操作NAND (与非)型闪 存阵列的方法。
技术介绍
闪存器件是非易失性半导体存储器件，其已在数码照相机、计算机移动 电信终端存储卡等等中广泛使用。闪存器件主要可以分类为两种类型NOR (或非)型闪存器件和NAND型闪存器件。NOR型闪存器件适用于高速编 程和读操作，但是不适用于高集成密度，因为接触孔形成在每个单元晶体管 的源极和漏极区域。NAND型闪存器件可以适用于高集成密度，因为多个单 元晶体管串联以形成一 串。图1是传统NAND型闪存阵列100的电路图。参见图1,存储单元阵列 100包括多个分别连接到位线BL0和BL1的单元串(cell string) 110。每个 单元串110包括串选择晶体管SST、接地选择晶体管GST、和多个串联在选 择晶体管GST和SST之间的存储单元MCO到MCm。串选择晶体管SST包 括连接到位线BLO的漏极和连接到串选择线SSL的栅极。接地选择晶体管 GST包括连接到公共源极线CSL的源极和连接到接地选冲f线GSL的栅极。 连接至字线WLO到WLm的存储单元MCO到MCm串联在串选择晶体管SST 的源极本文档来自技高网...

【技术保护点】
一种操作具有至少一个存储单元串的闪存阵列的方法，所述存储单元串中的串选择晶体管、多个存储单元、以及接地选择晶体管相互串联连接，该方法包括：　　　　将地电压电平施加到对于读操作从存储单元串中选择的所选择的存储单元的字线；以及　　　　在读操作期间，选择性地将读电压电平施加到对于读操作未选择的未选择存储单元的字线，其中所述读电压电平基于未选择存储单元在存储单元串中的位置而变化。

【技术特征摘要】
KR 2006-10-30 105816/061.一种操作具有至少一个存储单元串的闪存阵列的方法，所述存储单元串中的串选择晶体管、多个存储单元、以及接地选择晶体管相互串联连接，该方法包括将地电压电平施加到对于读操作从存储单元串中选择的所选择的存储单元的字线；以及在读操作期间，选择性地将读电压电平施加到对于读操作未选择的未选择存储单元的字线，其中所述读电压电平基于未选择存储单元在存储单元串中的位置而变化。2. 如权利要求l所述的方法，其中施加到存储单元串中的、与串选择晶体管和接地选择晶体管紧邻的未选择存储单元的字线的第 一读电压电平小于 施加到剩余的未选择存储单元的字线的第二读电压电平。3. 如权利要求2所述的方法，其中与串选择晶体管相邻的未选择存储单 元晶体管的栅极和串选择晶体管的栅极之间的距离大于存储单元串中的存储 单元晶体管的栅极之间的距离。4. 如权利要求2所述的方法，其中与接地选择晶体管相邻的未选择存储 单元晶体管的栅极和接地选择晶体管的栅极之间的距离大于存储单元串中的 存储单元晶体管的栅极之间的距离。5. —种操作具有至少一个存储单元串的闪存阵列的方法，所述存储单元 串中的...

【专利技术属性】
技术研发人员：姜炯奭，韩义奎，韩庚洙，李真烨，金厚成，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]