【技术实现步骤摘要】
本专利技术涉及半导体存储装置。更具体地，本专利技术涉及具有自参考并能够 与闪存装置合并的读出放大器电路、以及相关读出方法。本申请根据35 U. S. C. § 119要求2006年11月3日提交的韩国专利申 请10-2006-0108305的优先权，通过引用而因此合并其全部主题。
技术介绍
例如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、 闪存等的半导体存储装置全部根据某些基本操作(名义上称为读取和写入操 作)而工作。在这些不同存储器中写入数据的方案变化很大。从这些不同存 储器中读取数据的方案也在许多方面变化。然而，大多数读取操作利用专用 输出电路，据说这些专用输出电路一般执行与读出放大器电路相关联的功能。具体来说，闪存装置使用在读取、编程、验证、和擦除验证操作中工作 的读出放大器电路。在许多(如果不是全部)这些操作中涉及组成(constituent) 读出放大器电路(或读出放大器类似电路)。传统闪存装置经常在利用电流镜 (例如差分读出放大器)或单端读出放大器实现的读出电路中合并读出放大 器功能。尽管传统读出放大器电路具有广泛用途，但是其经受...
【技术保护点】
一种读出放大器电路，包括： 第一晶体管，由经由已选择位线施加的第一电压控制；和 第二晶体管，由经由未选择位线施加的第二电压控制，该第二晶体管具有比第一晶体管的电流驱动能力低的电流驱动能力； 其中所述已选择位线从闪存中的多个非易失性存储单元中选择非易失性存储单元。
【技术特征摘要】
KR 2006-11-3 108305/061.一种读出放大器电路，包括第一晶体管，由经由已选择位线施加的第一电压控制；和第二晶体管，由经由未选择位线施加的第二电压控制，该第二晶体管具有比第一晶体管的电流驱动能力低的电流驱动能力；其中所述已选择位线从闪存中的多个非易失性存储单元中选择非易失性存储单元。2. 根据权利要求l的电路，其中所述经由未选择位线施加的第二电压是 预充电电压。3. 根据权利要求l的电路，其中该读出放大器电路还包括控制晶体管，安排在地和所述第 一与第二晶体管的共同连接的源极之间， 并由读出放大器使能信号控制。4. 根据权利要求l的电路，其中所述第一和第二晶体管是NMOS晶体管。5. 根据权利要求4的电路，其中该读出放大器电路还包括 第一PMOS晶体管，具有与所施加的电源电压相连的源极、与该第一晶体管的漏极耦接的漏极、和与该漏极耦接的栅极；和第二PMOS晶体管，具有与所施加的电源电压相连的源极、与该第二晶 体管的漏极耦接的漏极、和与该漏极耦接的栅极；其中所述第一和第二晶体管的漏极形成该读出放大器输出的差分信号的 相应输出节点。6. 根据权利要求5的电路，其中如果施加到该第一晶体管的栅压低于施 加到该第二晶体管的栅压，则通过该第二晶体管旁路到地的电流大于通过该 第 一 晶体管旁路到地的电流。7. 根据权利要求l的电路，其中如果该已选择存储单元处于OFF状态， 则在与该已选择存储单元关联的读出操作期间，该第二晶体管的漏极的电压 电平变得高于该第一晶体管的漏极的电压电平。8. 根据权利要求l的电路，其中如果该已选择存储单元处于ON状态， 则在与该已选择存储单元关联的读出操作期间，该第一晶体管的漏极的电压 电平变得高于该第二晶体管的漏极的电压电平。9. 一种闪存装置，包括 电流镜类型读出放大器电路；第一和第二副阵列，各自具有与多个位线和多个字线相关选择的多个存 储单元；第一开关电路，由第一控制信号控制，以将第一副阵列中的多个位线中 的任一个选择性地耦接到读出放大器电路；和第二开关电路，由第二控制信号控制，以将第二副阵列中的多个位线中 的任一 个选择性地耦接到读出放大器电路，其中第一副阵列中的已选择位线经由第 一晶体管与读出放大器相连，而 第二副阵列中的未选择位线经由第二晶体管与读出放大器耦接。10. 根据权利要求9的闪存装置，其中该第一晶体管由...
【专利技术属性】
技术研发人员：曹成奎，崔润浩，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。