具有定时信息的反向耦合效应制造技术

非易失性存储器单元的浮动栅极（或其它电荷存储元件）上存储的表观电荷的移位可因基于邻近浮动栅极（或其它邻近电荷存储元件）中存储的电荷的电场耦合而发生。所述问题最显著发生于已在不同时间编程的相邻存储器单元组之间。为了补偿所述耦合，如果邻近存储器单元是继给定存储器单元之后予以编程，则对所述给定存储器单元的读取过程将考虑所述邻近存储器单元的经编程状态。本发明专利技术揭示用于确定所述邻近存储器单元是在所述给定存储器单元之前还是之后予以编程的技术。

【技术实现步骤摘要】
【国外来华专利技术】具有定时信息的反向耦合效应技术领城本文描述的技术涉及非易失性存储器。 狄*半导体存储器已变得越来越普遍运用在各种电子装置中。举例来说，蜂窝式电话、 数字相机、个人数字助理、移动计算装置、非移动计算装置及其它装置中均使用非易失 性半导体存储器。电可擦除可编程只读存储器(EEPROM)及快闪存储器是最普遍的非 易失性半导体存储器。EEPROM及快闪存储器两者均利用半导体衬底中定位在沟道区上方且绝缘于沟道 区的浮动栅极。所述浮动栅极定位在源极区与漏极区之间。控制栅极提供在浮动栅极上 方且绝缘于浮动栅极。晶体管的闲值电压受控于浮动栅极上所保留的电荷量。即，在接 通晶体管之前为允许其源极与漏极之间的导电而必须施加到控制栅极的最小电压量受 控于浮动栅极上的电荷电平。当编程EEPROM或快闪存储器装置(例如NAND型快闪存储器装置)时，通常编 程电压被施加到控制栅极且位线被接地。来自沟道的电子被注入到浮动栅极。当电子累 积在浮动栅极中时，浮动栅极变成带负电，并且存储器单元的阈值电压上升，使得存储 器单元处于经编程状态。关于编程的更多信息，可参看美国专利案第6,859,397号及2003 年7月29日申请的美国专利申请案第10/629,068号标题为对经编程存储器进行检测 (Detecting Over Programmed Memory),所述两个申请案全文以引用方式并入本文中。一些EEPROM及快闪存储器装置具有用于存储两种范围电荷的浮动栅极，并且因 此可在两种状态(经擦除状态与经编程状态)之间编程/擦除存储器单元。所述快闪存储 器装置有时候称为二进制(binary)快闪存储器装置。一种多状态快闪存储器装置通过识别以禁用范围相分隔的多重相异允许/有效编程 阈值电压范围予以实施。每一相异阈值电压范围对应于用于存储器装置中编码的各组数 据位的预定值。浮动栅极上存储的表观电荷(apparent charge)的移位可起因于基于相邻或附近浮 动栅极中存储的电荷的电场耦合而发生。美国专利案第5,867,429号中描述此浮动栅极到浮动栅极耦合现象，所述申请案全文以引用方式并入本文中.可引起耦合到目标浮动 栅极的浮动栅极可包括位于相同位线上的浮动栅极；位于相同字线上的浮动栅极；或 从目标浮动栅极跨越的浮动栅极，因为所述浮动栅极是位于另一位线与另一字线两者 上。浮动栅极到浮动栅极耦合现象最显著发生于在不同时间经编程的若干组存储器单 元之间。举例来说，第一存储器单元经编程以将一电荷电平加到其浮动栅极，其对应于 一组数据。其后， 一个或一个以上邻近存储器单元经编程，以将一电荷电平加到其浮动 栅极，其对应于第二组数据。所述邻近存储器单元中的一个或一个以上存储器单元经编 程之后，因为所述邻近存储器单元上的电荷耦合到所述第一存储器单元的效应，所以从 所述第一存储器单元读取的电荷电平似乎不同于所编程的电荷电平。来自邻近存储器单 元的耦合可使正在读取的表观电荷电平移位，其移位量足以导致错误读取所存储的数 据。因为在多状态装置屮所允许的阈值电压范围与禁用范围窄于二进制装置，所以对于 多状态装置更关心浮动栅极到浮动栅极耦合的效应。随着存储器单元尺寸持续縮小，预期自然阈值电压编程与擦除分布归因于短沟道效 应、较大的氧化物厚度/耦合比率变化及更大的沟道掺杂物波动而增大，因而减小介于相 邻状态之间的可用分隔。与仅使用两种状态的存储器(二进制存储器)相比，多状态存 储器的此效应更加显著。另外，介于字线之间的空间及介于位线之间的空间的减小还将 增大介于相邻浮动栅极之间的耦合。为了补偿介于相邻浮动栅极之间的耦合，如果邻近存储器单元继给定存储器单元之 后予以编程，则对所述给定存储器单元的读取过程将考虑所述邻近存储器单元的经编程 状态。本专利技术揭示用于确定所述邻近存储器单元是在所述给定存储器单元之前或之后予 以编程的技术。一个实施例包括存取针对一组数据所定制的经存储定时信息，所述组数据存储在一个或一个以上非易失性存储元件中；及从所述一个或一 个以上非易失性存储元件读取所述组数据。读取所述数据包括基于所述定时信息来选择性补偿所述组数据中的一个或 一个以上电位错误。--个示范性实施方案包括多个非易失性存储元件；--组字线，其连接到所述非易 失性存储元件；及一个或一个以上管理电路，其与所述非易失性存储元件通信。所述一个或一个以上管理电路以一非预定义的字线顺序，将数据编程到所述非易失性存储元件 中。所述编程包括存储所述数据的定时信息。所述一个或一个以上管理电路从非易失性 存储系统读取所述数据包括如果所述经存储的定时信息指示邻近非易失性存储元件的 编程时间可能晚于存储所述数据的非易失性存储元件，则补偿介于非易失性存储元件之 间的耦合。關悲附图说明图1为NAND串的俯视图。图2为NAND串的等效电路图。图3为NAND串的横截面图。图4为非易失性存储器系统的框图。图5为非易失性存储器阵列的框图。图6绘示一组示范性闲值电压分布。图7绘示一组示范性阈值电压分布。图8A-C展示各种阈值电压分布且描述用于编程非易失性存储器的过程。 图9为描述用于编程非易失性存储器过程的一个实施例的流程图。 图IO为描述用于读取非易失性存储器过程的一个实施例的流程图。 图ll为绘示一页(或其它单位)数据的框图。 图12为描述用于编程非易失性存储器过程的一个实施例的流程图。 图13为描述用于读取非易失性存储器过程的一个实施例的流程图。 图14为描述用于读取字线上存储器单元过程的一个实施例的流程图，其未使用偏 移量来补偿耦合。图15A为描述用于读取字线上存储器单元过程的一个实施例的流程图，其使用偏移 量来补偿耦合。图15B为描述用于读取字线上存储器单元过程的一个实施例的流程图，其使用偏移 量来补偿耦合。图16为绘示一页(或其它单位)数据的框图。 图17为描述历史数据的图表。图18为描述用于编程非易失性存储器过程的一个实施例的流程图。 图19为描述用于确定历史数据过程的--个实施例的流程图。 图20为描述用于读取非易失性存储器过程的一个实施例的流程图。图21为描述用于执行读取操作过程的一个实施例的流程图，其考虑到来自邻近存 储器单元的耦合。图22为描述用于执行读取操作过程的 个实施例的流程图，其考虑到来自邻近存 储器单元的耦合。具体实施例方式适合实施本专利技术的非易失性存储器系统的一个实例使用NAND型快闪存储器结构， 其包括介于两个选择栅极之间的串联排列的多个晶体管。所述串联的晶体管与所述选择 栅极称为NAND串。图1为展示一NAND串的俯视图。图2为其等效电路。图1及图 2所绘示的NAND串包括夹在第一选择栅极120与第二选择栅极122之间串联的四个晶 体管100、 102、 104和106。选择栅极120连接所述NAND串到位线触点126。选择栅 极122连接所述NAND串到源极线触点128。通过将适当电压施加到控制栅极120CG 来控制选择栅极120。通过将适当电压施加到控制栅极122CG来控制选择栅极122。晶 体管IOO、 102、 104和106中每一者均具有控制栅极及浮动栅极。晶体管100具有控制 栅极IOOCG及浮动栅极IOOFG。晶体管102包括控制栅极102CG及浮动栅极本文档来自技高网...

【技术保护点】
一种用于操作非易失性存储装置的方法，其包括：存取针对一组数据定制的经存储的定时信息，所述组数据存储在一个或一个以上非易失性存储元件中；及从所述一个或一个以上非易失性存储元件读取所述组数据，包括基于所述定时信息来选择性补偿所述组数据中的一个或一个以上电位错误。

【技术特征摘要】
【国外来华专利技术】US 2005-11-10 11/272,335;US 2005-11-10 11/271,2411.一种用于操作非易失性存储装置的方法，其包括存取针对一组数据定制的经存储的定时信息，所述组数据存储在一个或一个以上非易失性存储元件中；及从所述一个或一个以上非易失性存储元件读取所述组数据，包括基于所述定时信息来选择性补偿所述组数据中的一个或一个以上电位错误。2. 根据权利要求1所述的方法，其中所述一个或一个以上电位错误是归因于所述一个或一个以上非易失性存储元件 与一个或一个以上邻近非易失性存储元件之间的电位耦合。3. 根据权利要求l所述的方法，其中所述存取及读取包括读取与所述一个或一个以上非易失性存储元件相关联的宇线的第一时间数据，所 述经存储的定时信息包括所述第一时间数据；读取与所述邻近非易失性存储元件相关联的字线的第二时间数据； 将所述第一时间数据与所述第二时间数据进行比较；及 基于所述比较来确定是否存在电位错误。4. 根据权利要求1所述的方法，其中所述选择性补偿一个或一个以上电位错误包括感测所述一个或一个以上非易失性存储元件的邻近非易失性存储元件 基于从所述邻近非易失性存储元件感测的信息，确定所述一个或一个以上非易失 性存储元件的读取电压偏移量及使用所述偏移量来读取所述一个或一个以上非易失性存储元件。5. 根据权利要求1所述的方法，其中所述存取及读取包括从连接到第一字线的存储器元件读取数据，所述存储器元件包括所述一个或一个 以上非易失性存储元件及存储所述定时信息的额外非易失性存储元件，所述定时信 息包括第一值及第二值，所述第一值指示相对于第一组邻近者编程所述一个或一个 以上非易失性存储元件的定时，所述第二值指示相对于第二组邻近者编程所述一个 或一个以上非易失性存储元件的定时；如果所述第一值指示所述一个或一个以上非易失性存储元件是在所述第一组邻 近者之后予以编程，且所述第二值指示所述一 个或一个以上非易失性存储元件是在 所述第二组邻近者之后予以编程，则报告所述数据，而不补偿一个或一个以上电位 错误；及如果所述第一值指示所述一个或一个以上非易失性存储元件可能是在所述第一 组邻近者之前予以编程，或所述第二值指示所述一 个或一个以上非易失性存储元件 可能是在所述第二组邻近者之前予以编程，则在补偿一个或一 个以上电位错误之后 报告所述数据。6. 根据权利要求l所述的方法，其进一歩包括将所述数据编程到所述一个或一个以上非易失性存储元件，包括编程所述定时信息。7. 根据权利要求6所述的方法，其中所述编程包括读取与一组邻近非易失性存储元件相关联的邻近者定时信息及 基于所述邻近者定时信息，确定针对所述组数据定制的所述定时信息。8. 根据权利要求7所述的方法，其中所述一个或一个以上非易失性存储元件是多状态非易失性存储元件； 所述读取邻近者定时信息包括以一个参考电压电平执行读取操作；及 所述确定所述定时信息完全基于所述以一个参考电压电平的读取操作。9. 根据权利要求6所述的方法，其中所述编程包括读取与第一组邻近非易失性存储元件相关联的第一邻近者定时信息； 基于所述第一邻近者定时信息确定第一定时值读取与第二组邻近非易失性存储元件相关联的第二邻近者定时信息；及 基于所述第二邻近者定时信息确定第二定时值，与所述组邻近非易失性存储元件 相关联的所述定时信息包括所述第一定时值及所述第二定时值。10. 根据权利要求9所述的方法，其中所述第一组邻近非易失性存储元件连接到第一字线；所述一个或一个以上非易失性存储元件连接到第二字线，所述第二字线相邻于所 述第一字线所述第二组邻近非易失性存储元件连接到第三字线，所述第三字线相邻于所述第 二字线及所述一个或一个以上电位错误是基于所述一个或一个以上非易失性存储元件与 所述第一组邻近非易失性存储元件的耦合及所述一个或一个以上非易失性存储元 件与所述第二组邻近非易失性存储元件的耦合。11. 根据权利要求l所述的方法，其中所述选择性补偿包括如果所述定时信息指示所述一个或一个以上非易失性存储 元件是在编程一个或一个以上邻近非易失性存储元f牛之前予以编程，则对所述一个 或一个以上非易失性存储元件与所述一个或一个以上邻近非易失性存储元件之间 的耦合执行第一补偿过程；及如果所述定时信息指示所述一个或一个以上非易失性 存储元件在编程所述一个或一个以上邻近非易失性存储元件之前未经编程，则进行 读取而不执行第一补偿过程。12. 根据权利要求l所述的方法，其中所述选择性补偿包括基于所述定时信息选择是否使用电压偏移量。13. 根据权利要求l所述的方法，其中所述定时信息包括绝对时间。14. 根据权利要求l所述的方法，其中所述定时信息包括循环计数时间。15. 根据权利要求l所述的方法，其中所述定时信息包括对所述一个或一个以上非易失性存储元件与邻近非易失性存 储元件之间的编程顺序的指示。16. 根据权利要求l所述的方法，其中所述定时信息包括两位代码，所述两位代码指示所述组数据是否是经擦除数据、继编程邻近字线之后编程的数据或可能在编程邻近字线之前编程的数据。17. 根据权利要求l所述的方法，...

【专利技术属性】
技术研发人员：陈建，
申请(专利权)人：桑迪士克股份有限公司，
类型：发明
国别省市：US[美国]