一种基于电流反馈的CMOS仪表放大器制造技术

本发明专利技术公开了一种基于电流反馈的CMOS仪表放大器，包括：PMOS管M

A CMOS instrument amplifier based on current feedback

The invention discloses a CMOS instrument amplifier based on current feedback, comprising: PMOS tube M;

【技术实现步骤摘要】
一种基于电流反馈的CMOS仪表放大器
本专利技术属于模拟集成电路领域，更具体地，涉及一种基于电流反馈的CMOS仪表放大器。
技术介绍
人机接口技术是当下的一个热门研究领域。人们希望通过分析生物电信号的规律和特征，实现识别人的意图，变思想为行动。而在医疗方面，对生物电信号进行记录和分析，也可以为临床药疗提供一定的诊断依据。准确地采集生物电信号是人机接口技术的基础。生物电信号是典型的低频弱幅值电信号，在采集过程中，很容易受到外界噪声的干扰。而为了实现多电极、可穿戴、可植入应用，信号采集电路必须要有足够低的功耗。这些事实对生物电信号采集电路的性能提出了非常苛刻的要求。前端放大器Front-EndAmplifier(FEA)是生物电信号采集电路的重要组成部分，起着无失真地放大电极采集到的生物电信号、滤除通带外的噪声、抑制共模干扰等作用，对于正确地处理生物电信号有着决定性的意义。目前影响最为广泛的FEA结构是电容耦合放大器。该结构通过电容比来设定增益，使用MOS伪电阻技术实现抑制直流信号，但在该结构中，工艺误差引起的输入无源器件的失配，会导致电路的CMRR降低。
技术实现思路
针对现有技术的缺陷，本专利技术的目的在于提供一种电流反馈结构的CMOS仪表放大器，通过电流反馈的方式，使放大器的增益由电阻之比决定；舍弃了电容耦合的结构，消除了输入电容失配的影响，大大提高了放大器的共模抑制比。本专利技术提供了一种基于电流反馈的CMOS仪表放大器，包括：PMOS管M1、PMOS管M6、第一电流镜、第二电流镜、NMOS管M2、NMOS管M3、NMOS管M4、NMOS管M5、电容Cc1、电容Cc2、电阻R1、电阻R2、电流源I1、电流源I2、电流源I3、电流源I4、电流源IC1和电流源IC2；第一电流镜包括PMOS管M7、PMOS管M8，第二电流镜包括PMOS管M9、PMOS管M10；输入信号Vi+和Vi-分别与PMOS管M1的栅极和PMOS管M6的栅极相连；PMOS管M7的源极、PMOS管M8的源极、PMOS管M9的源极、PMOS管M10的源极共点，均连接电源VDD；PMOS管M7的栅极、PMOS管M8的栅极、PMOS管M8的漏极、NMOS管M4的漏极共点；PMOS管M10的栅极、PMOS管M9的栅极、PMOS管M9的漏极、NMOS管M3的漏极共点；电阻R1的一端与PMOS管M7的漏极相连，PMOS管M7的漏极与PMOS管M1的源极共点；电阻R1的另一端与PMOS管M10的漏极相连，PMOS管M10的漏极与PMOS管M6的源极共点；PMOS管M1的漏极与NMOS管M2的源极共点，并与电流源I1的一端相连；电流源I1的另一端连接地线VSS，其电流方向为由PMOS管M1的漏极流向VSS；PMOS管M6的漏极与NMOS管M5的源极共点，并与电流源I4的一端相连；电流源I4的另一端连接地线VSS，其电流方向为由PMOS管M6的漏极流向VSS；NMOS管M2的栅极、NMOS管M5的栅极与偏置电压输入端VC相连；NMOS管M2的漏极、电容Cc1的一端、NMOS管M3的栅极共点，并与电流源IC1的一端相连；电容Cc1的另一端连接地线VSS；电流源IC1的另一端与电源VDD相连，其电流方向为由VDD流向NMOS管M2的漏极；NMOS管M5的漏极、电容Cc2的一端、NMOS管M4的栅极共点，并与电流源IC2的一端相连；电容Cc2的另一端连接地线VSS；电流源IC2的另一端与电源VDD相连，其电流方向为由VDD流向NMOS管M5的漏极；NMOS管M2的栅极与NMOS管M5的栅极共点；电阻R2的一端、NMOS管M3的源极、电流源I2的一端共点；电阻R2的另一端、NMOS管M4的源极、电流源I3的一端共点；电流源I2的另一端连接地线VSS，其电流方向为由NMOS管M3的源极流向VSS；电流源I3的另一端连接地线VSS，其电流方向为由NMOS管M4的源极流向VSS。更进一步地，电流源IC1与电流源IC2的电流大小相同；电流源I1与电流源I4的电流大小相同；电流源I2与电流源I3的电流大小相同。更进一步地，除PMOS管M1的衬底、PMOS管M6的衬底接其自身源极外，其余所有PMOS管衬底均接电源VDD；所有NMOS管衬底均接地。更进一步地，PMOS管M7、所述PMOS管M8、所述PMOS管M9和所述PMOS管M10的尺寸相同；所述PMOS管M1和所述PMOS管M6的尺寸相同；所述NMOS管M2和所述NMOS管M5的尺寸相同；所述NMOS管M3和所述NMOS管M4的尺寸相同。在本专利技术实施例中，6个电流源可以通过镜像电流源、比例电流源实现，可以是单个MOS管，也可以是共源共栅连接的多个MOS管。作为本专利技术的一个实施例，可以通过PMOS管M11实现电流源IC1，PMOS管M12实现电流源IC2，通过NMOS管M13、NMOS管M14实现电流源I1，通过NMOS管M17、NMOS管M18实现电流源I4，通过NMOS管M15实现电流源I2，通过NMOS管M16实现电流源I3。在本专利技术实施例中，为了解决输入电容带来的直流信号抑制的问题，可以在实际应用时通过增加单独的反馈环路来解决。CMOS仪表放大器还包括共模反馈电路，所述共模反馈电路包括：PMOS管M19、PMOS管M20、PMOS管M21、PMOS管M22、PMOS管M23、PMOS管M24、NMOS管M25、NMOS管M26，PMOS管M23的源极与PMOS管M24的源极共点，并与电源VDD连接；PMOS管M23的栅极与PMOS管M24的栅极共点，并与偏置电压Vbp连接；PMOS管M23的漏极、PMOS管M19的源极、PMOS管M20的源极共点；PMOS管M24的漏极、PMOS管M21的源极、PMOS管M22的源极共点；PMOS管M20的栅极与PMOS管M21的栅极共点，并与基准电压Vref连接；PMOS管M19的栅极与正相输出端Vo+相连；PMOS管M22的栅极与反相输出端Vo-相连；PMOS管M20的漏极、PMOS管M21的漏极、NMOS管M25的漏极、NMOS管M25的栅极共点；PMOS管M19的漏极、PMOS管M22的漏极、NMOS管M26的漏极、NMOS管M26的栅极共点；NMOS管M25的源极与NMOS管M26的源极共点，并与地线VSS连接。在本专利技术实施例中，两个电容可以是电容器件，也可以是用作电容的MOS管。两个电阻可以是电阻器件，也可以是用作电阻的MOS管。本专利技术不使用输入耦合电容，消除了其失配带来的影响，提高了放大器的共模抑制比；采用全差分结构，进一步提高了共模抑制比；电路支路较少，实现了低功耗。附图说明图1为本专利技术提供的一种基于电流反馈的CMOS仪表放大器电路的结构示意图。图2为本专利技术实施例提供的基于电流反馈的CMOS仪表放大器电路的结构示意图。具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。本专利技术提供的CMOS仪表放大器通过电流反馈的方式，使放大器的增益由电阻之比决定；舍弃了电容耦合的结构，消除了输入电容失配的影响，大大提高了放大器的共模抑制比。去除输入电容本文档来自技高网...

【技术保护点】
一种基于电流反馈的CMOS仪表放大器，其特征在于，包括：PMOS管M

【技术特征摘要】
1.一种基于电流反馈的CMOS仪表放大器，其特征在于，包括：PMOS管M1(1.1)、PMOS管M6(1.2)、第一电流镜(1.3)、第二电流镜(1.4)、NMOS管M2、NMOS管M3、NMOS管M4、NMOS管M5、电容Cc1(3.1)、电容Cc2(3.2)、电阻R1(4.1)、电阻R2(4.2)、电流源I1(5.1)、电流源I2(5.2)、电流源I3(5.3)、电流源I4(5.4)、电流源IC1(5.5)和电流源IC2(5.6)；所述第一电流镜(1.3)包括PMOS管M7、PMOS管M8，所述第二电流镜(1.4)包括PMOS管M9、PMOS管M10；输入信号Vi+和Vi-分别与PMOS管M1的栅极和PMOS管M6的栅极相连；PMOS管M7的源极、PMOS管M8的源极、PMOS管M9的源极、PMOS管M10的源极共点，均连接电源VDD；PMOS管M7的栅极、PMOS管M8的栅极、PMOS管M8的漏极、NMOS管M4的漏极共点；PMOS管M10的栅极、PMOS管M9的栅极、PMOS管M9的漏极、NMOS管M3的漏极共点；电阻R1的一端与PMOS管M7的漏极相连，PMOS管M7的漏极与PMOS管M1的源极共点；电阻R1的另一端与PMOS管M10的漏极相连，PMOS管M10的漏极与PMOS管M6的源极共点；PMOS管M1的漏极与NMOS管M2的源极共点，并与电流源I1的一端相连；电流源I1的另一端连接地线VSS，其电流方向为由PMOS管M1的漏极流向VSS；PMOS管M6的漏极与NMOS管M5的源极共点，并与电流源I4的一端相连；电流源I4的另一端连接地线VSS，其电流方向为由PMOS管M6的漏极流向VSS；NMOS管M2的栅极、NMOS管M5的栅极与偏置电压输入端VC相连；NMOS管M2的漏极、电容Cc1的一端、NMOS管M3的栅极共点，并与电流源IC1的一端相连；电容Cc1的另一端连接地线VSS；电流源IC1的另一端与电源VDD相连，其电流方向为由VDD流向NMOS管M2的漏极；NMOS管M5的漏极、电容Cc2的一端、NMOS管M4的栅极共点，并与电流源IC2的一端相连；电容Cc2的另一端连接地线VSS；电流源IC2的另一端与电源VDD相连，其电流方向为由VDD流向NMOS管M5的漏极；NMOS管M2的栅极与NMOS管M5的栅极共点；电阻R2的一端、NMOS管M3的源极、电流源I2的一端共点；电阻R2的另一端、NMOS管M4的源极、电流源I3的一端共点；电流源I2的另一端连接地线V...

【专利技术属性】
技术研发人员：邹志革，徐博，汪少卿，雷鑑铭，邹雪城，
申请(专利权)人：华中科技大学，
类型：发明
国别省市：湖北,42