一种高精度高动态范围的全差分放大器电路制造技术

本实用新型专利技术公开了一种高精度高动态范围的全差分放大器电路，所述整体电路主要包括运放输入级、运放中间级、运放输出级和共模反馈模块，属于集成电路领域。为了提高电路的精度和动态性能，本实用新型专利技术结合了带斩波技术的折叠式共源共栅运放结构和AB类推挽结构；但由于AB类推挽电路需要浮动电压源提供静态偏置，增加了共源共栅电路的级联数，从而限制了电压裕度；另外，即使将共源共栅电路中的所有MOS管调成了正常工作区，其工作区间也比较极限，电路的鲁棒性很容易被瞬时脉冲以及PVT变化影响；为了解决这个问题，本实用新型专利技术将共源共栅级的共源共栅式电流源改为了两管自级联式的电流源，保证了电路精度的同时，还提高了电路的电压裕度。

【技术实现步骤摘要】
一种高精度高动态范围的全差分放大器电路
本技术涉及一种全差分放大器电路，尤其涉及一种高精度高动态范围的全差分放大器电路，属于集成电路领域。
技术介绍
全差分放大器电路是一种差分输入和差分输出的电路结构，由于P型MOS管和N型MOS管的电流不能完美匹配，容易导致输出共模电平发生偏移，所以全差分放大器需要共模反馈模块来稳定输出共模电平；全差分放大器相比单端输出放大器虽然增加了功耗，但提高了共模抑制比（CMRR）和输出电压摆幅，更加适合应用在一些高精度高线性度的场合。具体地讲，全差分放大器一般包括套筒式共源共栅、折叠式共源共栅两种结构，但是套筒式共源共栅结构存在输入共模限制和输入输出难以短接两个明显缺陷，所以大多数采用折叠式共源共栅结构。如果把折叠式共源共栅算作一级放大器，传统的折叠式共源共栅放大器需要在输出加一级共源放大器用来提高增益，这种电路可以称作运算跨导放大器（operationtransconductanceamplifier，OTA），但是由于输出端是高阻节点，所以此类放大器的电流驱动能力很弱。为了提高放大器的驱动能力，具有低功耗强驱动能力的AB类推挽电路结构被广泛应用。另一方面，为了进一步提高电路的精度，斩波技术越来越被人们关注；斩波技术是一种调制解调技术，可以在不改变原始信号的情况下，将不希望有的失调电压和1/f噪声调制到带宽以外，实现降低失调电压和噪声的效果；较为常见的情况是，将斩波开关放在折叠式共源共栅放大器的输入对管处和折叠式共源共栅放大器共源共栅级的电流源处。所以，如果在差分放大器电路中结合运用斩波技术和AB类推挽结构的话，既可以提高电路精度，也可以提高电路的驱动能力。但是，由于AB类推挽电路需要浮动电压源偏置，如果和带有斩波技术的传统折叠式共源共栅放大器结合使用时会导致电压裕度受到限制。另外，即使将每个MOS管调到了正常工作区，由于管子的工作范围比较极限，极易受斩波开关切换或者其他因素产生的电压尖峰的影响，比如：共源共栅电流镜一个管子的漏端电压在某个极限范围才能处于饱和区，一个瞬时脉冲使这个管子的漏端电压跳出了这个极限范围，导致管子工作状态不正常，进而导致电流镜的电流失配，最终降低电路精度；而且，要使管子工作区恢复正常，受限于放大器建立时间，间接消弱了整个放大器电路的速度。
技术实现思路
本技术的目的是克服和解决上述问题，提供一种高精度高动态范围的全差分放大器电路，结合使用了斩波技术和AB类推挽电路结构，在保证提高电路精度和驱动能力的前提下，把共源共栅形式的电流源变换成两个管子自级联形式的电流源来增大电路的电压裕度。为实现以上目的，本技术的技术方案如下：所述整体电路包括了运放输入级、运放中间级、运放输出级、共模反馈模块、第一至第二电阻和第一至第二电容；其中，运放输入级的第一输入端、第二输入端分别作为运放输入级的同相输入端、反相输入端，运放输入级的第一输出端、运放中间级的第一输入端与共模反馈模块的第一输出端相互连接，运放输入级的第二输出端、运放中间级的第二输入端与共模反馈模块的第二输出端相互连接；运放中间级的第一、第二、第三、第四输出端分别与运放输出级的第一、第二、第三、第四输入端连接；运放输出级的第一输出端、第二输出端分别作为运放输出级的反相输入端、同相输入端；第一电阻的一端、第一电容的一端与运放输出级的反相输出端连接，第二电阻的一端、第二电容的一端与运放输出级的同相输出端连接，第一电阻、第一电容、第二电阻、第二电容的另一端与共模反馈模块的第一输入端相互连接；共模反馈模块的第二输入端外接参考电压Vref。所述运放输入级包括第一至第六P型MOS管、第一斩波开关组；第一斩波开关组包含第十一至第十四N型MOS管，第十二、第十四N型MOS管的漏极相互连接作为第一斩波开关组的第一输入端，第十一、第十三N型MOS管的漏极相互连接作为第一斩波开关组的第二输入端，第十三、第十四N型MOS管的源极相互连接作为第一斩波开关组的第一输出端，第十一、第十二N型MOS管的源极相互连接作为第一斩波开关组的第二输出端，第十二、第十三N型MOS管的栅极外接斩波时钟信号O1，第十一、第十四N型MOS管的栅极外接斩波时钟信号O2；运放输入级电路按以下方式连接：第一斩波开关组的第一输入端与运放输入级的同相输入端相连接；第一斩波开关组的第二输入端与运放输入级的反相输入端相连接；第一P型MOS管的源极与电源相连接，第一P型MOS管的漏极与第二P型MOS管的源极相连接，第一、第二P型MOS管的栅极与电压偏置VP1相连接，则第一P型MOS管和第二P型MOS管构成一个自级联式电流源，下文提及的类似结构亦然；第三、第四P型MOS管的源极第二P型MOS管的漏极相连接，第三P型MOS管的漏极与第五P型MOS管的源极相连接，第三P型MOS管的栅极、第五P型MOS管的栅极与第一斩波开关组的第一输出端相连接，第四P型MOS管的漏极与第六P型MOS管的源极相连接，第四P型MOS管的栅极、第六P型MOS管的栅极与第一斩波开关组的第二输出端相连接，第五P型MOS管的漏极作为运放输入级的第一输出端，第六P型MOS管漏极作为运放输入级的第二输出端。所述运放中间级包括第一至第六N型MOS管、第七至第十二P型MOS管、第二至第三斩波开关组；第二斩波开关组包含第十五至第十八N型MOS管，第十五、第十六N型MOS管的源极相互连接作为第二斩波开关组的第一输入端，第十七、第十八N型MOS管的源极相互连接作为第二斩波开关组的第二输入端，第十五、第十七N型MOS管的漏极相互连接作为第二斩波开关组的第一输出端，第十六、第十八N型MOS管的漏极相互连接作为第二斩波开关组的第二输出端，第十五、第十八N型MOS管的栅极外接斩波时钟信号O3，第十六、第十七N型MOS管的栅极外接斩波时钟信号O4；第三斩波开关组包含第十五至第十八P型MOS管，第十五、第十七P型MOS管的源极相互连接作为第三斩波开关组的第一输入端，第十六、第十八P型MOS管的源极相互连接作为第三斩波开关组的第二输入端，第十五、第十六P型MOS管的漏极相互连接作为第三斩波开关组的第一输出端，第十七、第十八P型MOS管的漏极相互连接作为第三斩波开关组的第二输出端，第十五、第十八P型MOS管的栅极外接斩波时钟信号O5，第十六、第十七P型MOS管的栅极外接斩波时钟信号O6；运放中间级电路按以下方式连接：第一、第二N型MOS管的源极与地相连接，第一、第二、第三、第四N型MOS管的栅极与电压偏置VN1相连接，第一N型MOS管的漏极与第二斩波开关组的第一输入端相互连接作为运放中间级的第一输入端，第二N型MOS管的漏极与第二斩波开关组的第二输入端相互连接作为运放中间级的第二输入端，第二斩波开关组的第一输出端与第三N型MOS管的源极相连接，第二斩波开关组的第二输出端与第四N型MOS管的源极相连接；第三N型MOS管的漏极、第五N型MOS管的源极、第七P型MOS管的漏极相互连接作为运放中间级的第一输出端，第五N型MOS管的漏极、第七P型MOS管的源极、第九P型MOS管的漏极相互连接作为运放中间级的第二输出端，第四N型MOS管的漏极、第六N型MOS管的源极、第八P型MOS管的漏极相互连接作为运放中间级的第三输出端，本文档来自技高网...

【技术保护点】
一种高精度高动态范围的全差分放大器电路，其特征在于：所述电路包括运放输入级（1）、运放中间级（2）、运放输出级（3）、共模反馈模块（4）、第一至第二电阻和第一至第二电容；其中，运放输入级（1）的第一输入端、第二输入端分别作为运放输入级（1）的同相输入端、反相输入端，运放输入级（1）的第一输出端、运放中间级（2）的第一输入端与共模反馈模块（4）的第一输出端相互连接，运放输入级（1）的第二输出端、运放中间级（2）的第二输入端与共模反馈模块（4）的第二输出端相互连接；运放中间级（2）的第一、第二、第三、第四输出端分别与运放输出级（3）的第一、第二、第三、第四输入端相连接；运放输出级（3）的第一输出端、第二输出端分别作为运放输出级（3）的反相输入端、同相输入端；运放输出级（3）的反相输出端与第一电阻的一端、第一电容的一端相互连接，运放输出级（3）的同相输出端与第二电阻的一端、第二电容的一端相互连接，第一电阻、第一电容、第二电阻、第二电容的另一端与共模反馈模块（4）的第一输入端相互连接；共模反馈模块（4）的第二输入端外接参考电压Vref。

【技术特征摘要】
1.一种高精度高动态范围的全差分放大器电路，其特征在于：所述电路包括运放输入级（1）、运放中间级（2）、运放输出级（3）、共模反馈模块（4）、第一至第二电阻和第一至第二电容；其中，运放输入级（1）的第一输入端、第二输入端分别作为运放输入级（1）的同相输入端、反相输入端，运放输入级（1）的第一输出端、运放中间级（2）的第一输入端与共模反馈模块（4）的第一输出端相互连接，运放输入级（1）的第二输出端、运放中间级（2）的第二输入端与共模反馈模块（4）的第二输出端相互连接；运放中间级（2）的第一、第二、第三、第四输出端分别与运放输出级（3）的第一、第二、第三、第四输入端相连接；运放输出级（3）的第一输出端、第二输出端分别作为运放输出级（3）的反相输入端、同相输入端；运放输出级（3）的反相输出端与第一电阻的一端、第一电容的一端相互连接，运放输出级（3）的同相输出端与第二电阻的一端、第二电容的一端相互连接，第一电阻、第一电容、第二电阻、第二电容的另一端与共模反馈模块（4）的第一输入端相互连接；共模反馈模块（4）的第二输入端外接参考电压Vref。2.如权利要求1所述的一种高精度高动态范围的全差分放大器电路，其特征在于：所述运放输入级（1）包括第一至第六P型MOS管、第一斩波开关组；第一斩波开关组的第一输入端与运放输入级（1）的同相输入端相连接，第一斩波开关组的第二输入端与运放输入级（1）的反相输入端相连接；第一P型MOS管的源极与电源相连接，第一P型MOS管的漏极与第二P型MOS管的源极相连接，第一、第二P型MOS管的栅极与电压偏置VP1相连接，第三、第四P型MOS管的源极与第二P型MOS管的漏极相连接，第三P型MOS管的漏极与第五P型MOS管的源极相连接，第三P型MOS管的栅极、第五P型MOS管的栅极与第一斩波开关组的第一输出端相连接，第四P型MOS管的漏极与第六P型MOS管的源极相连接，第四P型MOS管的栅极、第六P型MOS管的栅极与第一斩波开关组的第二输出端相连接，第五P型MOS管的漏极作为运放输入级（1）的第一输出端，第六P型MOS管漏极作为运放输入级（1）的第二输出端。3.如权利要求2所述的一种高精度高动态范围的全差分放大器电路，其特征在于：所述第一斩波开关组包含第十一至第十四N型MOS管，第十二、第十四N型MOS管的漏极相互连接作为第一斩波开关组的第一输入端；第十一、第十三N型MOS管的漏极相互连接作为第一斩波开关组的第二输入端；第十三、第十四N型MOS管的源极相互连接作为第一斩波开关组的第一输出端，第十一、第十二N型MOS管的源极相互连接作为第一斩波开关组的第二输出端，第十二、第十三N型MOS管的栅极外接斩波时钟信号O1，第十一、第十四N型MOS管的栅极外接斩波时钟信号O2。4.如权利要求1所述的一种高精度高动态范围的全差分放大器电路，其特征在于：所述运放中间级（2）包括第一至第六N型MOS管、第七至第十二P型MOS管、第二至第三斩波开关组；第一、第二N型MOS管的源极与地相连接，第一、第二、第三、第四N型MOS管的栅极与电压偏置VN1相连接，第一N型MOS管的漏极与第二斩波开关组的第一输入端相互连接作为运放中间级（2）的第一输入端，第二N型MOS管的漏极与第二斩波开关组的第二输入端相互连接作为运放中间级（2）的第二输入端，第二斩波开关组的第一输出端与第三N型MOS管的源极相连接，第二斩波开关组的第二输出端与第四N型MOS管的源极相连接；第三N型MOS管的漏极、第五N型MOS管的源极、第七P型MOS管的漏极相互连接作为运放中间级（2）的第一输出端，第五N型MOS管的漏极、第七P型MOS管的源极、第九P型MOS管的漏极相互连接作为运放中间级（2）的第二输出端，第四...

【专利技术属性】
技术研发人员：谢亮，陆序长，张文杰，金湘亮，
申请(专利权)人：湘潭芯力特电子科技有限公司，
类型：新型
国别省市：湖南,43