自偏置电路制造技术

本发明专利技术提供一种自偏置电路，包括：偏置单元，适于产生偏置电压输入至差分放大器电路，以维持所述差分放大器电路输入恒定的电流源；复制单元电路，适于复制与延迟单元中尾电流管中相同的偏置电流源，产生输出至差分放大器电路的激励信号；差分放大器电路，适于在恒定的电流源下，根据环形压控振荡器的控制电压和激励信号，输出可调节延迟单元尾电流管的栅极电压。通过偏置电路确保延迟单元输出摆幅随着控制电压的变化而变化，以维持延迟单元中对称负载的电流‑电压特性，利于消除动态噪声的一介分量。同时，通过不断调节延时单元中尾电流管的偏置电压，不仅可避免采用共源共栅结构来音质静态噪声，还可抵消有限输出阻抗的影响。

【技术实现步骤摘要】

本专利技术涉及一种偏置电路，特别是涉及一种用于环形压控振荡器的自偏置电路。
技术介绍
压控振荡器的电源噪声敏感度包含静态部分与动态部分，该电源既包括高电平的电源和地电源电压。静态部分的电源噪声由电流源的输出阻抗决定，输出阻抗越大，对静态电源噪声的抑制就越好，但高输出阻抗往往要求共源共栅结构，这与现在的地电源电压的设计趋势相矛盾。而动态部分由振荡器的延迟单元的负载结构以及输出处的耦合电容决定，负载阻抗的线性度越高，对动态噪声的抑制就更好。但采用单个MOS管作为负载时，它们构成的可调电阻无法保持线性度。而采用对称负载可以消除耦合噪声的一阶分量，提供抑制动态电源噪声的能力。如图1为采用对称负载结构的四级环形压控振荡器，该对称负载结构由一个二极管连接的PMOS管与一个相同大小的PMOS管并联而成，即图1中的M1与M2或者M3与M4，其中，M2与M3的栅极电压为压控振荡器的控制电压Vctrl。通过查看该对称负载结构的电压-电流(V-I)特性，扫描二极管连接的PMOS管的栅源电压Vres，记录流过此对称负载结构的总电流Ires，图2(a)为对称负载的电路结构图，图2中(b)、(c)分别为对称负载结构的特性曲线、特性曲线仿真图。栅源电压Vres为延迟单元的输出摆幅大小，它的最大值等于电源电压与控制电压之差(Vctrl＝400mV时，Vres,max＝800mV；Vctrl＝600mV时，Vres,max＝600mV，电源电压为1.2V)，且曲线本身关于Vres的最大值的一半呈中心对称，通过对称的特征曲线使它消除耦合噪声的一阶分量。即维持对称的特征曲线，必须使输出摆幅随控制电压的变化而变化，一直趋近于电源电压与控制电压之差。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种自偏置电路，用于解决现有技术中采用对称负载机构的环形轧空振荡器无法消除耦合噪声的一阶分量的问题。为实现上述目的及其他相关目的，本专利技术提供一种自偏置电路，用于控制环形压控振荡器中延迟单元的电压，所述延迟单元的电压至少为压控振荡器延迟单元中尾电流管的栅极电压，所述自偏置电路至少包括：偏置单元，适于产生偏置电压输入至差分放大器电路，以维持所述差分放大器电路输入
恒定的电流源；复制单元电路，适于复制与延迟单元中尾电流管中相同的偏置电流源，产生输出至差分放大器电路的激励信号；差分放大器电路，适于在恒定的电流源下，根据环形压控振荡器的控制电压和激励信号，输出可调节延迟单元尾电流管的栅极电压。优选地，所述偏置单元包括一个PMOS管M1和三个NMOS管M2、M3、M4，所述PMOS管M1的源极连接电源，PMOS管M1的漏极与所述NMOS管M2的漏极相连；NMOS管M2的栅极连接电源，NMOS管M3与M4的漏极相连，且与NMOS管M2的源极相连；NMOS管M3与M4的源极均连接地电压，NMOS管M3与M4的栅极均连接所述延迟单元内尾电流管的栅极偏置电压，PMOS管M1的栅极连接其漏极作为输出连接至差分放大器电路。优选地，所述差分放大器电路包括三个PMOS管M5、M6、M7和两个NMOS管M8、M9，所述PMOS管M5的源极连接电源，PMOS管M5的栅极连接所述偏置单元的输出；所述PMOS管M5的漏极分别连接PMOS管M6、M7的源极，PMOS管M6的栅极连接压控振荡器的控制电压；PMOS管M6的漏极连接NMOS管M8的漏极，PMOS管M7的漏极连接NMOS管M9的漏极；NMOS管M8、M9之间的栅极互连，NMOS管M8、M9之间的源极均连接地电压，且NMOS管M9的漏极与其栅极相连，NMOS管M8的漏极作为输出连接至延迟单元中尾电流管的栅极偏置电压。优选地，所述复制单元电路包括两个PMOS管M10、M11和两个NMOS管M12、M13，PMOS管M10、M11的源极均连接电源，且PMOS管M10的栅极连接压控振荡器的控制电压，PMOS管M11的栅极与其漏极相连，PMOS管M10、M11之间的漏极互连，PMOS管M10的漏极作为输出连接至差分放大器电路，NMOS管M12的栅极连接电源，NMOS管M12的漏极连接PMOS管M10的漏极，NMOS管的M12的源极连接NMOS管的M13的漏极，NMOS管M13的栅极连接尾电流管的栅极偏置电压，NMOS管的M13的源极连接地电压。优选地，还包括自启动电路，其适用于当自偏置电路中无电流时，产生电流输入至自偏置电路从而使其正常工作。优选地，所述自启动电路包括PMOS管M14和NMOS管M15、M16，所述PMOS管M14的源极连接电源电压，PMOS管M14的漏极与其栅极相连，所述PMOS管M14的栅极与NMOS管M15的栅极相连，NMOS管M15的漏极连接压控振荡器的控制电压，所述NMOS管M16的栅极连接PMOS管M14的漏极，且NMOS管M16的源极连接地电压，所述NMOS管M15的源极连接NMOS管M16的栅极作为输出连接至差分放大器电路。如上所述，本专利技术的自偏置电路，具有以下有益效果：本专利技术通过偏置单元产生偏置电压输入至差分放大器电路，使得通过电源电压流入差分放大器电路的电流源趋于恒定，复制单元产生与延迟单元中尾电流管(即偏置电流源)大小相同的偏置电流源，所述差分放大器电路在压控振荡器的控制电压和复制单元的双向输入下，产生输出至压控振荡器延迟单元中尾电流管的栅极偏置电压，通过差分调节该尾电流管的栅极偏置电压，从而促使该尾电流管输出的电流趋于恒定。通过偏置电路确保延迟单元输出摆幅随着控制电压的变化而变化，以维持延迟单元中对称负载的电流-电压特性，有利于消除动态噪声的一介分量。同时，通过不断调节延时单元尾电流管的偏置电压，不仅可避免采用共源共栅结构来音质静态噪声，当尾电流管的漏极电压随着地电压变化时，偏置电路差分运放调节该尾电流管的栅极电压，使得输出趋于恒定的电流值，以抵消有限输出阻抗的影响。附图说明图1显示为本专利技术的采用对称负载四级环形压控整荡器的电路原理图；图2中(a)、(b)、(c)分别对应显示为本专利技术图1中的对称负载的电路结构图、电流-电压特性曲线图、电流-电压特性的仿真曲线图；图3显示为本专利技术的采用对称负载的环形压控整荡器的自偏置电路的电路图；图4显示为本专利技术的自偏置电路的自启动电路的电路图。元件标号说明：1延迟单元2偏置单元3差分放大器4复制单元5自启动电路具体实施方式以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。需要说明的是，以下实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图
式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。请参阅图1，为本专利技术的采用对称负载四级环形压控整荡器的电路原理图，延迟单元1中PMOS管M17、M18、M19、M20的源极均连接电源电压，且本文档来自技高网...

【技术保护点】
一种自偏置电路，用于控制环形压控振荡器中延迟单元的电压，所述延迟单元的电压至少为压控振荡器延迟单元中尾电流管的栅极电压，其特征在于，所述自偏置电路至少包括：偏置单元，适于产生偏置电压输入至差分放大器电路，以维持所述差分放大器电路输入恒定的电流源；复制单元电路，适于复制与延迟单元中尾电流管中相同的偏置电流源，产生输出至差分放大器电路的激励信号；差分放大器电路，适于在恒定的电流源下，根据环形压控振荡器的控制电压和激励信号，输出可调节延迟单元尾电流管的栅极电压。

【技术特征摘要】
1.一种自偏置电路，用于控制环形压控振荡器中延迟单元的电压，所述延迟单元的电压至少为压控振荡器延迟单元中尾电流管的栅极电压，其特征在于，所述自偏置电路至少包括：偏置单元，适于产生偏置电压输入至差分放大器电路，以维持所述差分放大器电路输入恒定的电流源；复制单元电路，适于复制与延迟单元中尾电流管中相同的偏置电流源，产生输出至差分放大器电路的激励信号；差分放大器电路，适于在恒定的电流源下，根据环形压控振荡器的控制电压和激励信号，输出可调节延迟单元尾电流管的栅极电压。2.根据权利要求1所述的自偏置电路，其特征在于，所述偏置单元包括一个PMOS管M1和三个NMOS管M2、M3、M4，所述PMOS管M1的源极连接电源，PMOS管M1的漏极与所述NMOS管M2的漏极相连；NMOS管M2的栅极连接电源，NMOS管M3与M4的漏极相连，且与NMOS管M2的源极相连；NMOS管M3与M4的源极均连接地电压，NMOS管M3与M4的栅极均连接所述延迟单元内尾电流管的栅极偏置电压，PMOS管M1的栅极连接其漏极作为输出连接至差分放大器电路。3.根据权利要求1所述的自偏置电路，其特征在于，所述差分放大器电路包括三个PMOS管M5、M6、M7和两个NMOS管M8、M9，所述PMOS管M5的源极连接电源，PMOS管M5的栅极连接所述偏置单元的输出；所述PMOS管M5的漏极分别连接PMOS管M6、M7的源极，PMOS管M6的栅极连接压控振荡器的控制电压；PMOS管M6的漏极连接NMOS管M8的漏极，PMOS管M7的漏极连接NMOS管M9的漏极；NMOS管M8、M...

【专利技术属性】
技术研发人员：季瑾月，张瑞涛，蒲杰，丁一，陈刚，
申请(专利权)人：中国电子科技集团公司第二十四研究所，
类型：发明
国别省市：重庆;50