缓冲电路制造技术

一种缓冲电路，包含：第一场效应晶体管的栅极耦接于输入信号，第一场效应晶体管用于缓冲输入信号以在工作电流下产生输出信号；第二场效应晶体管的栅极耦接于控制信号，第二场效应晶体管与第一场效应晶体管级联，用于根据控制信号产生工作电流；以及控制电路包含第一端与第二端，控制电路的第一端耦接于第一场效应晶体管的栅极，控制电路的第二端耦接于参考源，控制电路用于根据输入信号与参考源调整控制信号，当输入信号的电压水平变化时，控制电路调整控制信号的电压水平，以使调整后的控制信号的电压水平与变化后的输入信号的电压水平成反比例变化。利用本发明专利技术能够实现在输入信号摆幅较大时，仍能提供低失真的输出信号。

【技术实现步骤摘要】

本专利技术涉及一种缓冲电路，更具体地，是有关于一种高线性度(high linearity) 缓冲电路(buffering circuit)。
技术介绍
缓冲电路是模拟电路领域中的重要电路。通常地，缓冲电路用于将输入信号转换 为输出信号，使输出信号在维持输入信号所承载的特性的同时，具有不同于输入信号的驱 动能力。缓冲电路在无线通信系统中具有重要作用。在无线通信系统中，接收器用于接收 射频(Radio Frequency, RF)信号，该射频信号具有大致几百兆赫兹(MegaHertz，MHz)或 几千兆赫兹(Giga Hertz, GHz)的频带(frequency band)。图1为根据现有技术的无线 通信系统的传统接收器10的示意图。接收器10包含天线11、低噪声放大器(Low-Noise Amplifier,简称 LNA) 12、本地振荡器(Iocaloscillator) 13、混频器(mixer) 14、可编程增 益放大器(Programming Gain Amplifier,简称PGA) 15、滤波器16、缓冲器17及模数转换 器(Analog-to-Digital Converter，简称ADC) 18。发射信号Str首先由天线11所接收。 接着，天线11将电磁波形式的发射信号Str转换为电信号形式的接收信号Sr。同时，LNA 12用于对接收信号Sr进行放大，以抑制接收信号Sr中的噪声成分，从而产生低噪声信 号Ss。低噪声信号Ss具有适当的信噪比(signal to noise ratio，SNR)，以用于特定调 变，并且低噪声信号Ss输入至混频器14，以通过本地振荡器13进行频率降频(frequency down-conversion)，从而产生降频信号Sd。PGA 15与滤波器16选择性地对降频信号Sd进 行放大和滤波，以进一步提升降频信号Sd的SNR性能并对降频信号Sd执行较好的相邻信 道或阻挡信道(blocker)抑制(suppression)。通常地，在无线通信系统中，若ADC 18以较 高的动态范围(Dynamic Range, DR)与较佳的SNR执行操作，则可减小PGA 15的增益并降 低滤波器16的成本。然而，在滤波器16与ADC 18之间必须耦接高线性度缓冲器17，用于为欲输入至 ADC 18的模拟信号Sa提供足够的驱动能力。因此，在模拟电路领域，提供一种具有较佳线 性度(linearity)与较强驱动能力的缓冲电路成为关注点。
技术实现思路
有鉴于此，本专利技术提供至少一种缓冲电路，用于在输入信号摆幅较大时，仍能提供 低失真的输出信号。根据本专利技术的一实施例，一种缓冲电路，包含第一场效应晶体管(field effecttransistor)，包含栅极，第一场效应晶体管的栅极耦接于输入信号，第一场效应 晶体管用于缓冲输入信号以在工作电流下产生输出信号；第二场效应晶体管，包含栅极， 第二场效应晶体管的栅极耦接于控制信号，第二场效应晶体管与第一场效应晶体管级联 (cascode)，用于根据控制信号产生工作电流；以及控制电路，包含第一端与第二端，控制电路的第一端耦接于第一场效应晶体管的栅极，控制电路的第二端耦接于参考源(reference source)，控制电路用于根据输入信号与参考源调整控制信号，其中，当输入信号的电压水 平变化时，控制电路调整控制信号的电压水平，以使调整后的控制信号的电压水平与变化 后的输入信号的电压水平成反比例变化。利用本专利技术所提供的至少一种缓冲电路，能够提供较佳的线性度与较强的驱动能 力，从而实现在输入信号摆幅较大时，仍能提供低失真的输出信号。以下是根据多个图式对本专利技术的较佳实施例进行详细描述，本领域本领域技术人 员阅读后应可明确了解本专利技术的目的。附图说明图1为根据现有技术的无线通信系统的传统接收器的示意图。图2为根据本专利技术第一实施例的缓冲电路的示意图。图3为根据本专利技术第二实施例的缓冲电路的示意图。图4为根据本专利技术第三实施例的缓冲电路的示意图。图5为根据本专利技术第四实施例的缓冲电路的示意图。图6为根据本专利技术第五实施例的缓冲电路的示意图。具体实施例方式在说明书及权利要求当中使用了某些词汇来指称特定的组件。所属领域技术人员 应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及权利要求并不 以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在 通篇说明书及权利要求当中所提及的“包含”为一开放式的用语，故应解释成“包含但不限 定于”。此外，“耦接”一词在此包含任何直接及间接的电性连接手段。因此，若文中描述一 第一装置耦接于一第二装置，则代表该第一装置可直接电性连接于该第二装置，或透过其 它装置或连接手段间接地电性连接至该第二装置。说明书后续描述为实施本专利技术的较佳实 施方式，然该描述乃以说明本专利技术的一般原则为目的，并非用以限定本专利技术的范围。本专利技术 的保护范围当视所附的权利要求所界定者为准。图2为根据本专利技术第一实施例的缓冲电路200的示意图。缓冲电路200运作在第 一供应电压Vdd与第二供应电压Vss之间，并包含第一 N型金属氧化物半导体场效应晶体 管(N-type metal oxide semiconductor field effect transistor,简禾尔 N 型 MOSFET) Ml、第二 N型MOSFET M2与控制电路202。第一 N型M0SFETM1包含栅极、漏极与源极，第一 N型MOSFET Ml的栅极耦接于输入信号Sin (如图所示，第一 N型MOSFET Ml的栅极与输入 信号Sin耦接于节点N3)，用于缓冲输入信号Sin以在工作电流Ir下产生输出信号Sout。 第二 N型M0SFETM2的栅极耦接于控制信号Sc (如图所示，第二 N型MOSFET M2的栅极与控 制信号Sc耦接于节点Ni)，第二 N型MOSFET M2与第一 N型MOSFET Ml级联，用于根据控制 信号Sc为第一 N型MOSFET Ml产生工作电流Ir。控制电路202包含第一端与第二端，控 制电路202的第一端与第一 N型MOSFET Ml的栅极耦接于节点N3，控制电路202的第二端 与参考源2022耦接于节点N2。请注意，在本实施例中，参考源2022可为恒流源(constant current source)，为控制电路202提供恒定电流Ic ；然而，本专利技术并不以此为限，在本专利技术5的另一实施例中，参考源2022也可为恒压源(constant voltage source)，为控制电路202 提供恒定电压。控制电路202根据输入信号Sin与恒定电流Ic调整控制信号Sc，其中，当 输入信号Sin的电压水平变化时，控制电路202调整控制信号Sc的电压水平，以使调整后 的控制信号Sc的电压水平与变化后的输入信号Sin的电压水平成反比例变化。更具体地， 由于控制信号Sc耦接于第二 N型MOSFET M2的栅极，因此，当输入信号Sin的电压水平降 低时，控制电路202调整控制信号Sc以提高控制信号Sc的电压水平，使工作电流Ir具有 增大的效应，从而抵消因输入信号Sin的电压水平降低而导致的工作电流Ir减小，使得工 作电流Ir基本不变(本文档来自技高网...

【技术保护点】
一种缓冲电路，其特征在于，所述缓冲电路包含：第一场效应晶体管，包含栅极，所述第一场效应晶体管的栅极耦接于输入信号，所述第一场效应晶体管用于缓冲所述输入信号以在工作电流下产生输出信号；第二场效应晶体管，包含栅极，所述第二场效应晶体管的栅极耦接于控制信号，所述第二场效应晶体管与所述第一场效应晶体管级联，用于根据所述控制信号产生所述工作电流；以及控制电路，包含第一端与第二端，所述控制电路的第一端耦接于所述第一场效应晶体管的栅极，所述控制电路的第二端耦接于参考源，所述控制电路用于根据所述输入信号与所述参考源调整所述控制信号，其中，当所述输入信号的电压水平变化时，所述控制电路调整所述控制信号的电压水平，以使调整后的所述控制信号的电压水平与变化后的所述输入信号的电压水平成反比例变化。

【技术特征摘要】
US 2009-6-8 12/480,669一种缓冲电路，其特征在于，所述缓冲电路包含第一场效应晶体管，包含栅极，所述第一场效应晶体管的栅极耦接于输入信号，所述第一场效应晶体管用于缓冲所述输入信号以在工作电流下产生输出信号；第二场效应晶体管，包含栅极，所述第二场效应晶体管的栅极耦接于控制信号，所述第二场效应晶体管与所述第一场效应晶体管级联，用于根据所述控制信号产生所述工作电流；以及控制电路，包含第一端与第二端，所述控制电路的第一端耦接于所述第一场效应晶体管的栅极，所述控制电路的第二端耦接于参考源，所述控制电路用于根据所述输入信号与所述参考源调整所述控制信号，其中，当所述输入信号的电压水平变化时，所述控制电路调整所述控制信号的电压水平，以使调整后的所述控制信号的电压水平与变化后的所述输入信号的电压水平成反比例变化。2.如权利要求1所述的缓冲电路，其特征在于，当所述输入信号的电压水平提高时，所 述控制电路降低所述控制信号的电压水平，当所述输入信号的电压水平降低时，所述控制 电路提高所述控制信号的电压水平。3.如权利要求1所述的缓冲电路，其特征在于，所述缓冲电路运作在第一供应电压与 第二供应电压之间，以及所述控制电路更包含第三场效应晶体管，包含栅极、漏极与源极，所述第三场效应晶体管的栅极耦接于所述 第一场效应晶体管的栅极，所述第三场效应晶体管的漏极耦接于所述参考源；以及第四场效应晶体管，包含栅极、漏极与源极，所述第四场效应晶体管的栅极耦接于所述 参考源与所述第二场效应晶体管的栅极，所述第四场效应晶体管的漏极耦接于所述第三晶 体管的源极，所述第四场效应晶体管的源极耦接于所述第二供应电压。4.如权利要求3所述的缓冲电路，其特征在于，所述第一场效应晶体管、所述第二场效 应晶体管、所述第三场效应晶体管与所述第...

【专利技术属性】
技术研发人员：蔡鸿杰，林育信，陈忠伟，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]