本发明专利技术公开了可减小读取弱数据存储单元时的误读可能性的存储器的实施例。该存储器可包括多个数据存储单元、列复用器、第一读出放大器和第二读出放大器，以及输出电路。第一读出放大器的增益电平可高于第二读出放大器的增益电平。输出电路可包括复用器，该复用器可用于可控地选择第一读出放大器和第二读出放大器的输出之一并传递所选择的读出放大器的值。输出电路可包括耦合第一读出放大器和第二读出放大器的输出的节点，并且第一读出放大器和第二读出放大器的输出能够被设置为高阻抗状态。
【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】本专利技术公开了可减小读取弱数据存储单元时的误读可能性的存储器的实施例。该存储器可包括多个数据存储单元、列复用器、第一读出放大器和第二读出放大器，以及输出电路。第一读出放大器的增益电平可高于第二读出放大器的增益电平。输出电路可包括复用器，该复用器可用于可控地选择第一读出放大器和第二读出放大器的输出之一并传递所选择的读出放大器的值。输出电路可包括耦合第一读出放大器和第二读出放大器的输出的节点，并且第一读出放大器和第二读出放大器的输出能够被设置为高阻抗状态。【专利说明】具有冗余读出放大器的存储器
本专利技术涉及存储器实现领域，更具体地涉及感测技术。
技术介绍
存储器通常包括多个数据存储单元，所述数据存储单元由构造在半导体基板上的 互连晶体管构成。可以根据多种不同的电路设计类型来构建此类数据存储单元。例如，可 将数据存储单元实现为耦合到电容器的单个晶体管以形成动态存储单元。作为另外一种选 择，可采用交叉耦合反相器来形成静态存储单元，或者可使用浮栅M0SFET来创建非易失性 存储单兀。 在半导体制造过程期间，光刻、晶体管掺杂物水平等的变化可能导致希望具有相 同特性的存储单元之间的不同电气特性。由于反复操作设备，晶体管之内出现老化效应，而 可能发生电气特性的其他变化。晶体管之间电气特性的这些差异可能导致数据存储单元针 对所存储的相同数据输出不同的小信号电压。 在一些情况下，给定数据存储单元的变化可能导致输出电压无法被读出放大器正 确放大。在初始测试期间可能会将此类数据存储单元识别为硬故障，这将可能需要利用冗 余数据存储单元进行替换以便实现制造产率目标。
技术实现思路
本专利技术公开了存储器电路的各种实施例。在一个实施例中，存储器电路可包括数 据存储单元、列复用器、具有第一增益电平的第一读出放大器、具有第二增益电平的第二读 出放大器、以及输出电路。在一些实施例中，第二增益电平可高于第一增益电平。 在一些实施例中，输出电路可包括复用器，并且复用器可用于可控地选择第一读 出放大器的输出或第二读出放大器的输出。在其他实施例中，可以配置第一读出放大器和 第二读出放大器，使得它们相应的输出可以进入高阻抗状态，并且输出电路可包括将第一 读出放大器的输出耦合到第二读出放大器的输出的节点。 在工作期间，可以在数据存储单元中存储测试数据。可利用第一读出放大器从数 据存储单元读取数据并与初始测试数据比较。可利用第二读出放大器从数据存储单元读取 数据并与初始测试数据比较。可利用这些比较的结果来确定数据存储单元的强度。可以存 储指示数据存储单元强度的信息。 在后续访问数据存储单元期间，可以检查所存储的针对数据存储单元的单元强度 信息。如果所存储的针对数据存储单元的单元强度信息指示存储单元弱，则可利用第二读 出放大器从数据存储单元读取数据。 【专利附图】【附图说明】 以下详细描述参考了附图，现在简要描述附图。 图1示出了数据存储单元的一个实施例。 图2示出了用于对位线放电的可能波形。 图3示出了存储器子阵列的一个实施例。 图4示出了图3中所示实施例的一种可能操作方法。 图5示出了存储器的一个实施例。 图6示出了图5中所示实施例的一种可能操作方法。 图7示出了测试存储器以发现弱位的一种可能方法。 图8示出了用于读取存储器并将所存储的数据与先前加载的测试数据进行比较 的一种可能方法。 图9示出了计算系统的一个实施例。 尽管本公开容易做出各种修改和替代形式，但附图中以举例的方式示出并将在本 文中详细描述其具体实施例。不过应当理解，附图及【具体实施方式】并非旨在将本公开限制 于例示的特定形式，正相反，其目的在于覆盖落在由所附权利要求限定的本公开的实质和 范围之内的所有修改、等价要件和替代方案。本文使用的标题仅用于组织的目的，并非意在 限制说明书的范围。如在整个本专利申请中所用的那样，以允许的意义（即，意味着具有可 能性）而非强制的意义（即，意味着必须）使用"可以"一词。类似地，"包括"一词表示包 括但不限于。 各种单元、电路或其他部件可以被描述为"被配置为"执行一项任务或多项任务。 在此类语境中，"被配置为"是一般表示"具有"在操作期间执行一项任务或多项任务的"电 路系统"的结构的宽泛表述。如此，可以配置单元/电路/部件以在单元/电路/部件即使 当前未接通时执行任务。通常，形成对应于"被配置为"结构的电路系统可包括硬件电路。 类似地，为了描述中方便，可将各种单元/电路/部件描述为执行一项任务或多项任务。此 类描述应当被解释成包括短语"被配置为"。表述被配置为执行一项或多项任务的单元/电 路/部件明确地旨在不援引35U.S.C. §112第六段对该单元/电路/部件的解释。更一般 地，对任何元件的表述都明确旨在不援引35U.S.C. § 112第六段针对该元件的解释，除非 特别表述了 "用于……的装置"或"用于……的步骤"这种语言。 【具体实施方式】 在制造半导体存储器电路期间，光刻、注入水平等的差异可能导致本来希望在特 性和性能方面相同的数据存储单元之间电气特性的差异。在一些情况下，数据存储单元电 气特性的变化可能足够大，使得数据存储单元在存储器电路的正常工作状态下可能不工作 (例如读取或写入），从而导致数据存储单元被识别为故障并需要用冗余数据存储单元替 换。向存储器电路添加冗余数据存储单元来补偿电气特性不理想的数据存储单元可能会导 致额外的芯片面积和功率消耗。下文例示的实施例可以提供技术来识别和补偿电气特性不 理想的数据存储单元。 图1示出了根据若干可能实施例之一的数据存储单元。在例示的实施例中，数据 存储单元100包括表示为"bt"的真实I/O 102、表示为"be"的补充I/O 103和表示为"wl" 的选择输入101。 在例示的实施例中，bt 102耦合到选择晶体管104,并且be 101耦合到选择晶体 管105。选择晶体管104和选择晶体管105受到wl 101的控制。选择晶体管104还通过节 点110耦合到上拉晶体管108和下拉晶体管106,并且选择晶体管105还通过节点111耦合 到上拉晶体管109和下拉晶体管107。上拉晶体管108和下拉晶体管106受:到节点111的 控制，并且上拉晶体管109和下拉晶体管107受到节点110的控制。 需注意的是，尽管可将选择晶体管、上拉晶体管、下拉晶体管和预充电晶体管示为 单独晶体管，但在其他实施例中，可利用多个晶体管或其他适当电路实现这些晶体管的任 一种。即，在各种实施例中，"晶体管"可以对应于单独的晶体管或任何适当类型的开关元件 (例如场效应晶体管（FET))或晶体管的集合。 在开始存储操作时，真实I/O 102和补充I/O 103可以都为高，并且选择输入101 为低。需注意的是，在这一实施例中，低是指地电势或近地电势的电压，并且高是指足以使 得η沟道金属氧化物半导体场效应晶体管（M0SFET)导通和使得p沟道M0SFET截止的电 压。在其他实施例中，可使用其他电路配置，并且构成低和高的电压可以不同。在存储或写 入操作期间，可将选择输入101切换到高，本文档来自技高网...
【技术保护点】
一种装置，包括：多个数据存储单元；以及多个读取电路；其中每个所述读取电路包括：具有第一增益电平的第一读出放大器，所述第一读出放大器被配置为从所述多个数据存储单元中所选择的一个数据存储单元接收输入数据；以及具有第二增益电平的第二读出放大器，其中所述第二增益电平大于所述第一增益电平，所述第二读出放大器被配置为从所述多个数据存储单元中所选择的一个数据存储单元接收输入数据；以及输出电路，所述输出电路被配置为接收所述第一读出放大器的输出和所述第二读出放大器的输出，并对它们进行逻辑组合。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：M·R·赛宁根，M·E·鲁纳斯，
申请(专利权)人：苹果公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。