纠错方法和使用该纠错方法的半导体器件和半导体系统技术方案

一种半导体器件包括纠错电路和刷新控制电路。纠错电路被配置成检测内部数据中包括的错误，生成故障检测信号，以及纠正内部数据的错误。刷新控制电路被配置成响应于故障检测信号存储用于选择内部数据的地址信号。此外，刷新控制电路被配置成在刷新信号被输入到刷新控制电路预定次数时从地址信号生成用于激活连接到存储内部数据的存储器单元的字线的刷新地址信号。新地址信号。新地址信号。

【技术实现步骤摘要】
纠错方法和使用该纠错方法的半导体器件和半导体系统
[0001]相关申请的交叉引用
[0002]本申请要求于2020年3月31日提交的韩国专利申请第10-2020-0039316号的优先权，其整体内容通过引用合并于此。


[0003]本公开内容的各实施方式涉及执行故障的内部数据的额外刷新操作的纠错方法，以及使用该纠错方法的半导体器件和半导体系统。

技术介绍

[0004]近来，用于在各个时钟周期期间接收或输出多比特数据的各种设计方案已被用于提高半导体器件的操作速度。如果半导体器件的数据传输速度变得更快，则在半导体器件中传送数据时错误出现概率会增加。因此，需要高级设计技术来确保半导体器件中的可靠的数据传输。
[0005]每当在半导体器件中传送数据时，可以生成能够检测错误出现的错误码并且将其与数据一起传送以提高数据传输的可靠性。错误码可以包括能够检测错误的循环冗余校验和错误检测码(EDC)以及能够自身纠正错误的纠错码(ECC)。
[0006]同时，诸如DRAM器件的半导体器件执行写入操作和读取操作。执行写入操作以将数据存储到由地址选择的包括单元阵列的存储体中，并且执行读取操作以输出存储体中包括的单元阵列中存储的数据。此外，半导体器件被设计成在内部复制具有各种图案的数据并且使用复制的数据执行各种测试。

技术实现思路

[0007]根据一个实施方式，一种半导体器件包括纠错电路和刷新控制电路。纠错电路被配置成检测内部数据中包括的错误，生成故障检测信号，以及纠正内部数据的错误。刷新控制电路被配置成响应于故障检测信号存储用于选择内部数据的地址信号，以及被配置成在刷新信号被输入到刷新控制电路预定次数时从地址信号生成用于激活连接到存储内部数据的存储器单元的字线的刷新地址信号。
[0008]根据另一实施方式，一种半导体器件包括核心电路、纠错电路和刷新控制电路。核心电路被配置成响应于读取信号输出连接到地址信号选择的字线的存储器单元中存储的内部数据，以及被配置成响应于修复信号将连接到存储故障的内部数据的至少一个故障的存储器单元的故障的字线用修复线替代。纠错电路被配置成检测故障的内部数据中包括的错误以生成故障检测信号，以及被配置成纠正故障的内部数据的错误。刷新控制电路被配置成在用于选择故障的内部数据的地址信号被输入第一预定次数时响应于故障检测信号生成修复信号。
[0009]根据又一实施方式，一种纠错方法可以包括读取操作步骤、纠错步骤和刷新步骤。读取操作步骤在读取操作期间基于地址信号向输入/输出线输出核心电路中存储的内部数
据。纠错步骤检测内部数据的错误，根据内部数据的错误的检测结果锁存地址信号，以及纠正内部数据的错误以输出经纠正的内部数据作为数据。刷新步骤在刷新操作期间在刷新信号被输入预定次数时从地址信号生成刷新地址信号以刷新连接到刷新地址信号选择的字线的存储器单元。
[0010]根据再一实施方式，一种纠错方法可以包括读取操作步骤、纠错步骤和刷新步骤。读取操作步骤在读取操作期间基于地址信号向输入/输出线输出核心电路中存储的内部数据。纠错步骤检测内部数据的错误，根据内部数据的错误的检测结果锁存地址信号，以及纠正内部数据的错误以输出经纠正的内部数据作为数据。刷新步骤在刷新操作期间在用于选择具有错误的内部数据的地址信号被输入第一预定次数时从锁存的地址信号生成刷新地址信号以刷新连接到刷新地址信号选择的字线的存储器单元。此外，刷新步骤在刷新操作期间在用于选择具有错误的内部数据的地址信号被输入第二预定次数时再次刷新字线。
附图说明
[0011]图1是示出根据本公开内容的一个实施方式的半导体系统的配置的框图。
[0012]图2是示出图1中所示的半导体系统中包括的半导体器件的配置的框图。
[0013]图3是示出图2中所示的半导体器件中包括的核心电路的配置的框图。
[0014]图4是示出图2中所示的半导体器件中包括的刷新控制电路的配置的框图。
[0015]图5是示出根据本公开内容的一个实施方式的半导体系统的纠错方法的流程图。
[0016]图6是示出根据本公开内容的另一实施方式的半导体器件的配置的框图。
[0017]图7是示出图6中所示的半导体器件中包括的核心电路的配置的框图。
[0018]图8是示出图6中所示的半导体器件中包括的核心电路的另一示例的框图。
[0019]图9是示出图6中所示的半导体器件中包括的刷新控制电路的配置的框图。
[0020]图10和图11是示出根据本公内容的另一实施方式的半导体系统的操作的时序图。
[0021]图12是示出根据本公内容的另一实施方式的半导体系统的纠错方法的流程图。
[0022]图13是示出采用图1至图12中所示的半导体系统中的至少一个的电子系统的配置的示图。
具体实施方式
[0023]在下面的实施方式的描述中，当参数被称为是“预定的”时，旨在意指在处理或算法中使用参数时该参数的值是预先确定的。参数值可以在处理或算法开始时被设定或者可以在执行处理或算法的时段期间被设定。
[0024]将理解，尽管本文使用术语“第一”、“第二”、“第三”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于识别一个元件区与另一元件。因此，一些实施方式中的第一元件在其他实施方式中可被称为第二元件而不偏离本公开内容的教导。
[0025]此外，还将理解，当一个元件被称为“连接”或“耦接”到另一元件时，其可以直接连接或耦接到该另一元件，或者可以存在居间的元件。相反，当一个元件被称为“直接连接”或“直接耦接”到另一元件时，不存在居间的元件。
[0026]逻辑“高”电平和逻辑“低”电平可用于描述电信号的逻辑电平。具有逻辑“高”电平的信号可以区别于具有逻辑“低”电平的信号。例如，当具有第一电压的信号对应于具有逻
辑“高”电平的信号时，具有第二电压的信号对应于具有逻辑“低”电平的信号。在一个实施方式中，逻辑“高”电平可被设定为电压电平高于逻辑“低”电平的电压电平。同时，信号的逻辑电平可以根据不同的实施方式被设定为不同或相反。例如，在一个实施方式中具有逻辑“高”电平的特定信号可以在另一实施方式中被设定为具有逻辑“低”电平
[0027]下面将参照附图详细描述本公开的各实施方式。然而，本文描述的实施方式仅用于说明性目的而非旨在限制本公开的范围。
[0028]如图1中所示，根据本公开内容的一个实施方式的半导体系统1可以包括控制器10和半导体器件20。半导体器件20可以包括核心电路200、数据输入/输出(I/O)电路300、纠错电路(ECC)400和刷新控制电路500。
[0029]控制器10可以包括第一控制引脚11、第二控制引脚31、第三控制引脚51和第四控制引脚71。半导体器件20可以包括第一半导体引脚21、第二半导体引脚41、第三半导体引脚61和第四半导体引脚81。第一控制引脚11和第一半导体引脚21可以通过第一传输线L11彼此连接。第二控本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：纠错电路，其被配置成检测内部数据中包括的错误、生成故障检测信号、以及纠正所述内部数据的错误；以及刷新控制电路，其被配置成响应于所述故障检测信号而存储用于选择所述内部数据的地址信号，以及被配置成在刷新信号被输入到所述刷新控制电路预定次数时从所述地址信号生成刷新地址信号，所述刷新地址信号用于激活连接到存储所述内部数据的存储器单元的字线。2.如权利要求1所述的半导体器件，其中，所述纠错电路被配置成在所述内部数据中存在错误时使能所述故障检测信号。3.如权利要求1所述的半导体器件，其中，所述刷新控制电路还被配置成在所述刷新信号被输入到所述刷新控制电路时顺次对所述刷新地址信号计数。4.如权利要求1所述的半导体器件，其中，所述刷新控制电路包括：地址存储电路，其被配置成在所述故障检测信号被使能时锁存所述地址信号以从锁存的地址信号生成故障地址信号；控制信号生成电路，其被配置成生成控制信号，所述控制信号在所述刷新信号被输入所述预定次数时被使能；计数器，其被配置成响应于所述刷新信号而生成被顺次计数的计数信号；以及选择传输电路，其被配置成基于所述控制信号而从所述故障地址信号和所述计数信号之中的一种生成所述刷新地址信号。5.如权利要求1所述的半导体器件，还包括：核心电路，其被配置成基于读取信号和所述地址信号而向输入/输出线输出所述核心电路中存储的所述内部数据，以及被配置成执行刷新操作，所述刷新操作用于基于所述刷新地址信号而激活连接到存储所述内部数据的存储器单元的字线；以及数据输入/输出电路，其被配置成从所述输入/输出线上加载的所述内部数据生成数据以及输出所述数据。6.如权利要求5所述的半导体器件，其中，所述纠错电路被配置成纠正所述输入/输出线上加载的所述内部数据的错误以向所述输入/输出线输出经纠正的内部数据。7.一种半导体器件，包括：核心电路，其被配置成响应于读取信号而输出连接到由地址信号选择的字线的存储器单元中存储的内部数据，以及被配置成响应于修复信号而将连接到至少一个故障的存储器单元的故障的字线用修复线替代，所述故障的存储器单元存储故障的内部数据；纠错电路，其被配置成检测所述故障的内部数据中包括的错误以生成故障检测信号，以及被配置成纠正所述故障的内部数据的错误；以及刷新控制电路，其被配置成在用于选择所述故障的内部数据的地址信号被输入第一预定次数时响应于所述故障检测信号而生成所述修复信号。8.如权利要求7所述的半导体器件，其中，所述第一预定次数是在具有用于选择所述故障的内部数据的逻辑电平组合的地址信号被输入至少三次时的次数。9.如权利要求7所述的半导体器件，其中，所述核心电路被配置成在写入操作期间复制响应于所述修复信号而输入的所述内部数据以及将所复制的内部数据存储到连接到所述
修复线的存储器单元中。10.如权利要求7所述的半导体器件，其中，所述核心电路包括：存储器区域，其包括多个字线和多个修复线；以及内部控制电路，其被配置成控制如下操作：在写入操作期间响应于所述修复信号而复制所述内部数据以将所复制的内部数据存储到连接到所述修复线的存储器单元中。11.如权利要求10所述的半导体器件，其中，响应于读取信号和写入信号，所述多个字线基于所述地址信号或刷新地址信号而被激活。12.如权利要求7所述的半导体器件，其中，所述核心电路包括：存储器区域，其包括多个字线；修复区域，其包括多个修复线；以及内部控制电路，其被配置成控制如下操作：在写入操作期间响应于所述修复信号而复制所述内部数据以将所复制的内部数据存储到连接到所述修复线的存储器单元中。13.如权利要求7所述的半导体器件，其中，所述刷新控制电路被配置成响应于所述故障检测信号而锁存用于选择所述内部数据的所述地址信号，以及被配置成在刷新信号被输入第二预定次数时从锁存的地址信号生成刷新地址信号，所述刷新地址信号用于激活连接到存储所述内部数据的存储器单元的字线。14.如权利要求13所述的半导体器件，其中，所述第二预定次数是在所述刷新信号被输入至少两次时的次数。15.如权利要求7所述的半导体器件，其中，所述刷新控制电路包括：地址存储电路，其被配置成在所述故障检测信号被使能时锁存所述地址信号以从锁存的地址信号生成故障地址信号；控制信号生成电路，其被配置成生成在所述刷新信号被输入所述第二预定次数时或者在预控制信号被输入时被使能的控制信号；计数器，其被配置成响应于所述刷新信号而生成被顺次计数的计数信号；选择传输电路，其被配置成基于所述控制信号而从所述故障地址信号和所述计数信号之中的一种生成所述刷新地址信号；以及修复控制电路，被配置成在具有特定逻辑电平组合的所述地址信号被输入第一预定次数时生成响应于所述故障检测信号而被使能的所述修复信号，以及被配置成在具有所述特定逻辑电平组合的所述地址信号被输入第二预定次数时生成响应于所述...

【专利技术属性】
技术研发人员：宋清基，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：