一种异常芯片的数据状态分布统计系统及方法技术方案

本申请实施例提供一种异常芯片的数据状态分布统计系统及方法，其中，所述异常芯片的数据状态分布统计系统至少包括：采样比较模块，用于将每一列地址下的期望数据与对应列地址在不同读取电压下的读取数据进行比较，得到每一读取电压下的错误比特信息集合和每一错误比特信息对应的错误比特单元的列地址；信号产生模块，用于通过期望数据对应的数据状态集合中的数据状态，产生与数据状态对应的控制信号；所述选择模块，用于根据控制信号和列地址，从错误比特信息集合中筛选出与目标列地址对应的目标错误比特信息，以实现通过目标错误比特信息，统计异常芯片的数据状态分布。统计异常芯片的数据状态分布。统计异常芯片的数据状态分布。

【技术实现步骤摘要】
一种异常芯片的数据状态分布统计系统及方法


[0001]本申请涉及半导体测试领域，涉及但不限于一种异常芯片的数据状态分布统计系统及方法。

技术介绍

[0002]闪存(NAND Flash)通过存储原理的不同可以分为单阶存储单元(Single
‑
Level Cell，SLC)、双阶存储单元(Multi
‑
Level Cell，MLC)和三阶存储单元(Triple
‑
Level Cell，TLC)，其中，TLC的一个存储器单元(Cell)存储3位(Bit)的数据，所以，TLC中存在8种数据状态。通常情况下，TLC中存储的数据会被平均分配到每一种数据状态上去。然而，由于位的翻转现象，导致存储数据的数据状态会发生变化，所以，统计芯片的数据状态分布尤为重要。
[0003]相关技术中，统计芯片的数据状态分布需要经过大量的数据计算，软件逻辑复杂，且这些大量的数据计算过程是在中央处理器(Central Processing Unit，CPU)中实现的，占用了大量的CPU资源，设备功耗大；另外，相关技术中统计芯片数据状态分布时，存在大量的访问内存操作，导致测试时间长。

技术实现思路

[0004]有鉴于此，本申请实施例提供一种异常芯片的数据状态分布统计系统及方法。
[0005]本申请的技术方案是这样实现的：
[0006]第一方面，本申请实施例提供一种异常芯片的数据状态分布统计系统，至少包括：采样比较模块、信号产生模块和选择模块；
[0007]所述采样比较模块，用于将每一列地址下的期望数据与对应列地址在不同读取电压下的读取数据进行比较，得到每一所述读取电压下的错误比特信息集合和每一错误比特信息对应的错误比特单元的列地址；
[0008]所述信号产生模块，用于通过所述期望数据对应的数据状态集合中的数据状态，产生与所述数据状态对应的控制信号，其中，所述控制信号包括所述数据状态对应的目标列地址；
[0009]所述选择模块，用于根据所述控制信号和所述列地址，从所述错误比特信息集合中筛选出与所述目标列地址对应的目标错误比特信息，以实现通过所述目标错误比特信息，统计所述异常芯片的数据状态分布。
[0010]在一些实施例中，所述数据状态分布统计系统还包括：存储模块；
[0011]所述存储模块与所述选择模块连接，所述存储模块用于存储所述选择模块筛选出的所述目标错误比特信息。
[0012]在一些实施例中，所述目标错误比特信息包括目标错误比特数量；所述数据状态分布统计系统还包括：计数器；
[0013]所述计数器与所述存储模块连接，所述计数器用于对所述存储模块中的所述目标错误比特信息进行统计，得到统计结果，以实现通过所述统计结果，统计所述异常芯片的数
据状态分布；
[0014]其中，所述统计结果包括：每一所述读取电压下的所述目标错误比特数量。
[0015]在一些实施例中，所述数据状态分布统计系统还包括：寄存器；
[0016]所述寄存器与所述计数器连接，所述寄存器用于存储并输出所述统计结果。
[0017]在一些实施例中，所述数据状态分布统计系统还包括：数据存储器；
[0018]所述数据存储器与所述采样比较模块连接，所述数据存储器用于存储所述期望数据。
[0019]在一些实施例中，每一次统计异常芯片的数据状态分布时，所述信号产生模块对应产生与一种数据状态对应的控制信号，且所述选择模块所筛选出的所述目标错误比特信息是与所述一种数据状态对应的错误比特信息。
[0020]在一些实施例中，所述数据状态分布统计系统与所述异常芯片连接，所述异常芯片用于提供所述读取数据。
[0021]第二方面，本申请实施例提供一种异常芯片的数据状态分布统计方法，所述方法包括：
[0022]将每一列地址下的期望数据与对应列地址在不同读取电压下的读取数据进行比较，得到每一所述读取电压下的错误比特信息集合和每一错误比特信息对应的错误比特单元的列地址；
[0023]通过所述期望数据对应的数据状态集合中的数据状态，产生与所述数据状态对应的控制信号，其中，所述控制信号包括所述数据状态对应的目标列地址；
[0024]根据所述控制信号和所述列地址，从所述错误比特信息集合中筛选出与所述目标列地址对应的目标错误比特信息；
[0025]通过所述目标错误比特信息，统计所述异常芯片的数据状态分布。
[0026]在一些实施例中，所述目标错误比特信息包括目标错误比特数量；所述通过所述目标错误比特信息，统计所述异常芯片的数据状态分布，包括：
[0027]对所述目标错误比特信息进行统计，得到统计结果，其中，所述统计结果包括：每一所述读取电压下的所述目标错误比特数量；
[0028]根据所述统计结果统计所述异常芯片的数据状态分布。
[0029]在一些实施例中，所述方法还包括：
[0030]对所述期望数据进行处理，得到所述期望数据对应的数据状态集合和所述数据状态集合中的数据状态对应的所述目标列地址。
[0031]本申请实施例提供的异常芯片的数据状态分布统计系统及方法，其中，异常芯片的数据状态分布统计系统包括采样比较模块、信号产生模块和选择模块，比较模块用于将每一列地址下的期望数据与对应列地址在不同读取电压下的读取数据进行比较，得到每一所述读取电压下的错误比特信息集合和每一错误比特信息对应的错误比特单元的列地址；由于可以通过信号产生模块产生与数据状态对应的控制信号，控制信号包括数据状态对应的目标列地址，并使得选择模块根据控制信号，在采样比较模块得到的错误比特信息集合中筛选出与目标列地址对应的目标错误比特信息，进而能够实现通过目标错误比特信息，统计异常芯片的数据状态分布，如此，通过异常芯片的数据状态分布统计系统可以快速地获取到异常芯片的数据状态分布，极大地缩短了异常芯片数据状态分布的获取时间。
附图说明
[0032]在附图(其不一定是按比例绘制的)中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。
[0033]图1为本申请实施例提供的异常芯片的数据状态分布统计系统的一种可选的结构示意图；
[0034]图2为本申请实施例提供的异常芯片的数据状态分布统计系统的一种可选的结构示意图
[0035]图3A为本申请实施例提供的FT板的一种可选的结构示意图；
[0036]图3B为本申请实施例提供的TLC每个数据状态的读取示意图；
[0037]图4为本申请实施例提供的一种异常芯片的数据状态分布统计方法的可选的流程示意图。
具体实施方式
[0038]为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对专利技术的具体技术方案做进一步详细描述。以下实施例用于说明本申请，但不用来限制本申请本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种异常芯片的数据状态分布统计系统，其特征在于，至少包括：采样比较模块、信号产生模块和选择模块；所述采样比较模块，用于将每一列地址下的期望数据与对应列地址在不同读取电压下的读取数据进行比较，得到每一所述读取电压下的错误比特信息集合和每一错误比特信息对应的错误比特单元的列地址；所述信号产生模块，用于通过所述期望数据对应的数据状态集合中的数据状态，产生与所述数据状态对应的控制信号，其中，所述控制信号包括所述数据状态对应的目标列地址；所述选择模块，用于根据所述控制信号和所述列地址，从所述错误比特信息集合中筛选出与所述目标列地址对应的目标错误比特信息，以实现通过所述目标错误比特信息，统计所述异常芯片的数据状态分布。2.根据权利要求1所述的系统，其特征在于，所述数据状态分布统计系统还包括：存储模块；所述存储模块与所述选择模块连接，所述存储模块用于存储所述选择模块筛选出的所述目标错误比特信息。3.根据权利要求2所述的系统，其特征在于，所述目标错误比特信息包括目标错误比特数量；所述数据状态分布统计系统还包括：计数器；所述计数器与所述存储模块连接，所述计数器用于对所述存储模块中的所述目标错误比特信息进行统计，得到统计结果，以实现通过所述统计结果，统计所述异常芯片的数据状态分布；其中，所述统计结果包括：每一所述读取电压下的所述目标错误比特数量。4.根据权利要求3所述的系统，其特征在于，所述数据状态分布统计系统还包括：寄存器；所述寄存器与所述计数器连接，所述寄存器用于存储并输出所述统计结果。5.根据权利要求1所述的系统，其特征在于，所述数据状态分布统计系统还包括：数据存储器；所述数据存储器与所述采样比...

【专利技术属性】
技术研发人员：李康，彭聪，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：