Norflash过擦除的修复方法及Norflash存储阵列技术

本发明专利技术提供一种Nor flash过擦除的修复方法和Nor flash存储阵列，该方法包括：在对选中的Nor flash阵列块进行块擦除修复操作的过程中，利用限流电路调节被修复Nor flash阵列块漏端和源端的电流；根据调节后的Nor flash阵列块漏端和源端的电流，对选中的Nor flash阵列块进行过擦除修复。在本方案中，通过限流电路调节Nor flash阵列块漏端和源端的电流，以对选中的Nor flash阵列块进行过擦除修复，可以同时批量对多个选中的Nor flash阵列块进行过擦除修复，从而提高对多个Nor flash阵列块进行过擦除修复的修复效率。进行过擦除修复的修复效率。进行过擦除修复的修复效率。

【技术实现步骤摘要】
flash存储阵列还包括与共源端VS连接的限流电路，限流电路与第一电容C
S
并联，第一电容Cs为Nor flash阵列块共源端VS对地总的寄生电容，该方法包括：在对选中的Nor flash阵列块进行块擦除修复操作的过程中，利用限流电路调节被修复Nor flash阵列块漏端和源端的电流；根据调节后的Nor flash阵列块漏端和源端的电流，对选中的Nor flash阵列块进行过擦除修复。在本专利技术实施例中，通过限流电路调节被修复Nor flash阵列块漏端和源端的电流，以对选中的Nor flash阵列块进行过擦除修复，可以同时批量对多个选中的Nor flash阵列块进行过擦除修复，从而提高对多个Nor flash阵列块进行过擦除修复的修复效率。
附图说明
[0038]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0039]图1为本专利技术实施例示出的一种Nor flash存储阵列的结构示意图；
[0040]图2为本专利技术实施例示出的另一种Nor flash存储阵列的结构示意图；
[0041]图3为本专利技术实施例示出的又一种Nor flash存储阵列的结构示意图；
[0042]图4为本专利技术实施例示出的再一种Nor flash存储阵列的结构示意图；
[0043]图5为本专利技术实施例示出的一种Nor flash过擦除的修复方法的流程示意图；
[0044]图6为本专利技术实施例示出的另一种Nor flash过擦除的修复方法的流程示意图；
[0045]图7为本专利技术实施例示出的又一种Nor flash过擦除的修复方法的流程示意图；
[0046]图8为本专利技术实施例示出的再一种Nor flash过擦除的修复方法的流程示意图。
具体实施方式
[0047]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0048]在本申请中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
[0049]当前，基于浮栅技术的Nor flash阵列块主要包括衬底端，设置于衬底端上的源端、漏端、栅端和浮栅。
[0050]Nor flash阵列块的编程操作基于CHE原理：源端和衬底偏置0V电压，漏端偏置5V电压，控制栅端偏置10V电压，漏端热电子通过隧穿氧化层被存储至浮栅。此时，存储单元的阈值电压增加，代表写入“0”数据。
[0051]Nor flash阵列块的擦除操作基于FN隧穿原理：源端和漏端悬浮，衬底偏置高压
10V，控制栅端偏置负电压
‑
8V电压，浮栅存储的电子基于FN隧穿机理隧穿至衬底，浮栅电子被擦除。此时，存储单元的阈值电压减小，代表擦除回“1”数据。
[0052]过擦除是指在Nor flash存储阵列进行擦除操作时Nor flash阵列块的栅端负压和阱电位压差过大，导致Nor flash阵列块的阈值电压变成负值，从而影响Nor flash存储阵列的正常运行。
[0053]在本专利技术实施例中，本专利技术示出的Nor flash过擦除的修复方法不仅可以用于Nor flash阵列块的过擦除修复，还可以用于SONOS型存储单元的过擦除修复，对此本专利技术不加以限制。
[0054]参见图1，为本专利技术实施例示出的一种Nor flash存储阵列的结构示意图。
[0055]Nor flash存储阵列包括多列Nor flash阵列块10，每一列Nor flash阵列块10的漏极连接相同的位线BL，每一行Nor flash阵列块10的栅端连接相同的字线WL，每一行Nor flash阵列块10的源级连接相同的源级线SL，构成共源端VS，共源端VS与第一电容C
S
连接，且接地，Nor flash存储阵列还包括与共源端VS连接的限流电路20，限流电路20与第一电容C
S
并联，第一电容Cs为Nor flash阵列块共源端VS对地总的寄生电容。
[0056]具体的，为了节约Nor flash闪存芯片的面积，Nor flash存储阵列常采用物理集中放置，构成一个存储矩阵，且在逻辑上分成多个Nor flash阵列块10。该存储阵列包括n个Nor flash阵列块10
×
n个Nor flash阵列块10，每一行的Nor flash阵列块10的栅端连接一条字线WL，每一列的Nor flash阵列块10的漏极连接一条位线BL。每一行Nor flash阵列块10的源级连接一条的源级线SL，n条源级线SL的连接的公共端构成了共源端VS，共源端VS与第一电容C
S
连接，且接地，共源端VS与地之间连接限流电路20，限流电路20与第一电容C
S
并联。
[0057]比如，第一列的Nor flash阵列块10的栅端连接位线BL1；第二列的Nor flash阵列块10的栅端连接位线BL2......第n列的Nor flash阵列块10的栅端连接一条位线BLn；第一行的Nor flash阵列块10的漏极连接字线WL1，第二行的Nor flash阵列块10的漏极连接字线WL2......第n行的Nor flash阵列块10的漏极连接字线WLn。
[0058]可选的，第一电容Cs除了可以是上述示出的Nor flash阵列块10共源端VS对地总的寄生电容，也可以是技术人员而外施加的电容，具体的，在Nor flash阵列块10共源端VS对地总的寄生电容较小，使共源端VS完全浮空时，技术人员可而外施加一个电容。
[0059]Nor flash存储阵列在对选中的Nor flash阵列块10进行块擦除修复操作的过程中，Nor flash存储阵列利用限流电路调节被修复的Nor flash阵列块10漏端和源端的电流；并根据调节后的Nor flash阵列块10漏端和源端的电流，对选中的Nor flash阵列块10进行过擦除修复。
[0060]在具体实现中，Nor flash存储阵列在对选中的Nor flash阵列块10进行块擦除操作之后，Nor flash存储阵列容易出现过擦除操作，因此需要针对每一已进行块擦除操作的Nor flash阵列块10进行块擦除修复本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种Nor flash过擦除的修复方法，应用于Nor flash存储阵列，所述Nor flash存储阵列包括多列Nor flash阵列块，每一列Nor flash阵列块的漏极连接相同的位线BL，每一行所述Nor flash阵列块的栅端连接相同的字线WL，每一行Nor flash阵列块的源级连接相同的源级线SL，构成共源端VS，所述共源端VS与第一电容C
S
连接，且接地，其特征在于，所述Nor flash存储阵列还包括与所述共源端VS连接的限流电路，所述限流电路与所述第一电容C
S
并联，所述第一电容Cs为Nor flash阵列块共源端VS对地总的寄生电容，所述方法包括：在对选中的Nor flash阵列块进行块擦除修复操作的过程中，利用所述限流电路调节所述被修复Nor flash阵列块漏端和源端的电流；根据调节后的所述Nor flash阵列块漏端和源端的电流，对所述选中的Nor flash阵列块进行过擦除修复。2.根据权利1所述的方法，其特征在于，所述限流电路包括开关管，所述利用所述限流电路调节所述被修复Nor flash阵列块漏端和源端的电流，包括：确定所述选中的Nor flash阵列块所处的位线BL和字线WL；将所述位线BL的电压偏置至预设第一电压，所述字线WL的电压偏置至预设第二电压，控制所述开关管断开，所述共源端VS处于浮空状态，根据所述位线BL的电压调节所述被修复Nor flash阵列块漏端和源端的电流。3.根据权利要求1所述的方法，其特征在于，所述限流电路包括开关管和可调电容Ca，所述可调电容Ca与所述第一电容C
S
并联，所述利用所述限流电路调节所述被修复Nor flash阵列块漏端和源端的电流，包括：确定所述选中的Nor flash阵列块所处的位线BL和字线WL；将所述位线BL的电压偏置至预设第一电压，所述字线WL的电压偏置至预设第二电压，控制所述开关管断开，所述共源端VS处于浮空状态，根据所述位线BL的电压和可调电容Ca，调节所述被修复Nor flash阵列块漏端和源端的电流。4.根据权利要求1所述的方法，其特征在于，所述限流电路包括限流电阻，所述利用所述限流电路调节所述被修复Nor flash阵列块漏端和源端的电流，包括：确定所述选中的Nor flash阵列块所处的位线BL和字线WL；根据所述位线BL的电压和所述限流电阻的电阻，调节所述被修复Nor flash阵列块漏端和源端的电流。5.根据权利要求2
‑
4中任一项所述的方法，其特征在于，所述根据调节后的所述被修复Nor flash阵列块漏端和源端的电流，对所述选中的存储器进行编程修复，包括：所述被修复Nor flash阵列块漏端和源端基于所述被修复Nor flash阵列块漏端和源端的电流产生的热电子，将所述热电子注入所述Nor flash阵列块的浮置栅极，使所述选中的Nor flash阵列块的阈值电压上升至正常电压范围。6.根据权利要求1所述的方法，其特征在于，所述限流电路包括开关管，所述方法还包括：在对选中的Nor flash阵列块进行块擦除修复操作的过程中，将所述Nor flash阵列块的栅端电压偏置预设第三电压，所述Nor flash阵列块的衬底端电压偏置预设第四电压，所述选中的Nor flash阵列块的漏端电压和源端电压置于浮空状态，控制所述开关管断开；基
于FN隧穿原理使所述Nor flash阵列块衬底端中的电子隧到浮置栅极，修复所述选中的Nor flash阵列块。7.根据权利要求1所述的方法，其特征在于，所述限流电路包括开关管，所述方法还包括：在对选中的Nor flash阵列块进行块擦除修复操作的过程中，将所述选中的Nor flash阵列块的栅端偏置预设第三电压，所述选中的Nor flash阵列块的衬底端和源端的电压偏置预设第四电压，所述选中的Nor flash阵列块...

【专利技术属性】
技术研发人员：王志刚，李弦，贾宬，叶谦，
申请(专利权)人：珠海创飞芯科技有限公司，
类型：发明
国别省市：