修复电路和包括修复电路的存储器设备制造技术

本公开涉及一种修复电路和包括修复电路的存储器设备。该修复电路包括：多个存储电路，该多个存储电路适用于根据优先级顺序存储修复地址，在该多个存储电路之中的每个存储电路存储表示对应的存储电路是否有效的有效信息和表示对应的存储电路是否有缺陷的故障信息；以及多个使能信号生成电路，该多个使能信号生成电路分别对应于多个存储电路，并且每个使能信号生成电路适用于基于对应的存储电路、以及具有优先于对应的存储电路的在先优先级的存储电路的有效信息和故障信息，生成表示对应的存储电路是否可操作的使能信号。存储电路是否可操作的使能信号。存储电路是否可操作的使能信号。

【技术实现步骤摘要】
修复电路和包括修复电路的存储器设备
[0001]相关申请的交叉引用
[0002]本申请要求于2020年03月09日提交的韩国专利申请No.10
‑
2020
‑
0029088的优先权，其通过整体引用并入本文。


[0003]本专利技术的各个实施例涉及一种存储器设备，更具体地涉及一种包括修复电路的存储器设备，所述修复电路通过存储修复地址来执行修复操作。

技术介绍

[0004]存储器设备可以包括多个存储器单元，该多个存储器单元在存储器单元阵列中以矩阵形式排列。存储器设备的存储器容量的增加以及精细化处理技术的进步，可能会增加在多个存储器单元中缺陷的出现。换句话说，尽管制造工艺有所发展，单由于数千万或更多的存储器单元被高度集成在一个芯片中，所以有缺陷的存储器单元的存在概率也在不断提高。即使在多个存储器单元中仅有一个有缺陷的存储器单元，存储器设备也可能不会正确运行，并且因此该存储器单元可能必须作为有缺陷的存储器设备而被丢弃。
[0005]为了改善存储器设备的产量同时实现存储器设备的高集成和高速度，可以使用一种有效修复有缺陷的存储器单元的方法。例如，存储器设备可以包括冗余存储器单元，并且利用该冗余存储器单元替换有缺陷的存储器单元。
[0006]为此，存储器设备被提供有熔线(fuse)电路，该熔线电路能够对对应于有缺陷的存储器单元的修复地址进行编程。例如，可以使用激光熔线，该激光熔线根据其是否被切断而存储逻辑“高”数据或逻辑“低”数据。然而，该激光熔线可以在晶片阶段进行编程，但是该激光熔线在晶片被安装在封装上之后就无法被编程。因此，有必要研发一种用于对修复地址进行编程并且修复有缺陷的存储器单元的技术，该编程不仅在存储器设备的晶片阶段之后进行，而且还在生产过程之后进行。

技术实现思路

[0007]本专利技术的实施例针对一种存储器设备，该存储器设备能够存储修复地址并且检查所存储的地址是否被使用。
[0008]根据本专利技术的实施例，一种修复电路包括：多个存储电路，多个存储电路适用于根据优先级顺序存储修复地址，多个存储电路中的每个存储电路存储：表示对应的存储电路是否有效的有效信息，以及表示对应的存储电路是否有缺陷的故障信息；以及多个使能信号生成电路，多个使能信号生成电路分别对应于多个存储电路，并且每个使能信号生成电路适用于基于对应的存储电路、以及具有优先于对应的存储电路的在先优先级的存储电路的有效信息和故障信息，来生成表示对应的存储电路是否可操作的使能信号。
[0009]根据本专利技术的实施例，一种存储器设备包括：存储器单元阵列，存储器单元阵列包括耦合在多个字线和位线之间的多个存储器单元；多个存储电路，每个存储电路适用于存
储电路的修复地址以及表示修复地址是否被存储在对应的存储电路中的有效信息；以及多个使能信号生成电路，分别对应于多个存储电路，并且每个使能信号生成电路适用于生成表示对应的存储电路是否可操作的使能信号，其中每个使能信号生成电路基于对应的存储电路的有效信息，以及表示存储电路中的、除对应的存储电路以外的至少一个存储电路是否可操作的使能信号，生成针对对应的存储电路的有效信号。
[0010]根据本专利技术的实施例，一种电路包括：第1至第N存储电路，被配置为分别存储从时间最近到时间最远的修复地址，每个存储电路进一步存储有效信息和故障信息；第1和第N使能信号电路，分别对应于第1至第N存储电路，并且每个使能信号电路被配置为生成有效信号和使能信号；确定电路，被配置为基于有效信号和故障信息顺序地确定相应修复地址是否可用；控制电路，被配置为针对修复操作，将行地址顺序地与被确定为可用的相应修复地址进行比较，其中每个使能电路：基于对应的有效信息和由后续使能电路生成的使能信号而生成有效信号，以及基于有效信号和对应的故障信息而生成使能信号。
附图说明
[0011]图1是图示根据实施例的存储器设备的框图。
[0012]图2是图示图1所示的熔线块的框图。
[0013]图3是图示图2所示的第一使能信号生成电路的电路图。
[0014]图4图示了根据实施例的存储器设备的操作。
具体实施方式
[0015]下文将参考附图更详细地描述本专利技术的各个实施例。然而，本专利技术可以以不同形式来体现，并且不应当被解释为局限于本文所给出的实施例。相反，提供这些实施例使得本公开将是全面且完整的，并且将向本领域技术人员完全传达本专利技术的范围。贯穿本公开，贯穿各附图和本专利技术的实施例的相同的附图标记指代相同的部件。
[0016]图1是图示根据实施例的存储器设备100的框图。图1图示了存储器设备100中涉及使用行地址R_ADD进行修复操作的部分，但在其它实施例中，存储器设备100可以包括其它组件并且可以根据设计以各种方式进行配置。
[0017]参考图1，存储器设备100可以包括存储器阵列110、行块120和列块130。存储器阵列110可以包括耦合在多个字线和位线之间的多个存储器单元。当行块120基于行地址R_ADD激活存储器阵列110的所选择的字线时，列块130可以基于列地址C_ADD读或写存储器阵列110的所选择的位线的数据DATA。
[0018]存储器设备100可以进一步包括熔线块140和控制块150，用以执行修复操作。而且，存储器阵列110可以包括多个存储器单元以及冗余存储器单元，该冗余存储器单元用于替代多个存储器单元中的有缺陷的存储器单元。行块120、列块130、熔线块140和控制块150可以包括它们各自操作和功能所必需的所有电路、系统、软件、固件和设备。
[0019]熔线块140可以存储在存储器阵列110中所包括的存储器单元之中的修复地址REPAIR_ADD。例如，熔线块140可以将有缺陷的存储器单元的行地址存储为修复地址REPAIR_ADD，通过测试操作在有缺陷的存储器单元中检测到缺陷。下文将参考图2更详细地描述熔线块140。
[0020]控制块150可以将熔线块140中所存储的修复地址REPAIR_ADD与从存储器设备100外部输入的行地址R_ADD进行比较。当修复地址REPAIR_ADD和行地址R_ADD相同时，控制块150可以控制行块120以激活冗余字线而不是由该行地址R_ADD所指定的字线。即，控制块150可以执行控制使得冗余存储器单元代替存储器阵列110中的有缺陷的存储器单元而被访问。控制块可以被称为控制电路。
[0021]图2是图示图1所示的熔线块140的框图。熔线块140包括非易失性存储器210、存储部220、使能信号生成器230和确定电路240。
[0022]非易失性存储器210可以利用针对存储器阵列110中所包括的存储器单元的修复地址进行编程。非易失性存储器210可以是以下非易失性存储器中的一个：诸如电熔线阵列电路、NAND闪存、NOR闪存、磁性随机访问存储器(MRAM)、自旋转移矩磁性随机访问存储器(STT
‑
MRAM)、电阻式随机访问存储器(ReRAM)和相变随机访问存储器本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种修复电路，包括：多个存储电路，适用于根据优先级顺序存储修复地址，在所述多个存储电路之中的每个存储电路存储有效信息和故障信息，所述有效信息表示对应的存储电路是否有效，并且所述故障信息表示所述对应的存储电路是否有缺陷；以及多个使能信号生成电路，分别对应于所述多个存储电路，并且每个使能信号生成电路适用于基于所述对应的存储电路、以及具有优先于所述对应的存储电路的在先优先级的存储电路的所述有效信息和所述故障信息，生成表示所述对应的存储电路是否可操作的使能信号。2.根据权利要求1所述的修复电路，其中所述多个使能信号生成电路中的每个使能信号生成电路基于所述对应的存储电路的所述有效信息和表示具有所述在先优先级的所述存储电路是否可操作的使能信号，生成针对所述对应的存储电路的有效信号，并且其中所述多个使能信号生成电路中的每个使能信号生成电路基于所述对应的存储电路的所述故障信息，生成针对所述对应的存储电路的故障信号。3.根据权利要求2所述的修复电路，其中所述多个使能信号生成电路中的每个使能信号生成电路通过组合针对所述对应的存储电路的所述有效信号和所述故障信号，生成所述使能信号。4.根据权利要求2所述的修复电路，其中所述多个存储电路中的每个存储电路包括：第一熔线锁存器，适用于存储对应于所述有效信息的比特；和第二熔线锁存器，适用于存储对应于所述修复地址的多个比特。5.根据权利要求4所述的修复电路，其中在所述多个存储电路之中的有缺陷的存储电路的至少两个第二熔线锁存器存储对应于所述故障信息的比特。6.根据权利要求5所述的修复电路，其中所述多个使能信号生成电路中的每个使能信号生成电路包括：第一逻辑门，适用于对所述第一熔线锁存器的输出信号和表示具有所述在先优先级的所述存储电路是否可操作的所述使能信号执行逻辑运算，以输出所述有效信号；第二逻辑门，适用于对所述至少两个第二熔线锁存器的输出信号执行逻辑运算，以输出所述故障信号；以及第三逻辑门，适用于对所述有效信号和所述故障信号执行逻辑运算，以输出针对所述对应的存储电路的所述使能信号。7.根据权利要求5所述的修复电路，其中当所述多个存储电路之中的存储电路存储所述修复地址时，所述第一熔线锁存器存储逻辑高电平的比特。8.根据权利要求5所述的修复电路，其中当所述多个存储电路之中的存储电路有缺陷时，所述第一熔线锁存器存储逻辑低电平的比特，并且所述至少两个第二熔线锁存器存储逻辑高电平的比特。9.根据权利要求2所述的修复电路，进一步包括：确定电路，适用于基于所述有效信号和所述故障信号，以所述优先级顺序的反顺序确定所述多个存储电路中所存储的所述修复地址是否可用。10.一种存储器设备，包括：
存储器单元阵列，包括耦合在多个字线和位线之间的多个存储器单元；多个存储电路，每个存储电路适用于存储所述存储器单元的修复地址，并且存储有效信息，所述有效信息表示所述修复地址是否被存储在对应的存储电路中；和多个使能信号生成电路，分别对应于所述多个存储电路，并且每个使能信号生成电路适用于生成表示对应的存储电路是否可操作的使能信号，其中所述多个使能信号生成电路中的每个使能信号生成电路基于所述对应的存储电路的有效信息以及表示在所述多个存储电路之中的、除所述对应的存...

【专利技术属性】
技术研发人员：白宇铉，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：