可配置软封装后修复(SPPR)方案制造技术

本申请涉及可配置软封装后修复SPPR方案。公开了用以执行先前经修复的数据群组的软封装后修复的多行修复模式的系统和方法。装置可具有激活电路系统，其包含在激活后发送输入信号的模式寄存器位或控制反熔丝。所述装置还可包含逻辑元件，其接收所述输入信号且在接收到所述输入信号后发送启用多行修复模式的配置信号。信号。信号。

【技术实现步骤摘要】
可配置软封装后修复(SPPR)方案


[0001]本公开涉及存储器装置，且更具体地说，涉及能够执行存储器装置的封装后修复的多个模式的方法和系统。

技术介绍

[0002]例如随机存取存储器(RAM)装置、动态RAM装置(DRAM)、静态RAM装置(SRAM)或快闪存储器的存储器装置通常用于电子系统中以提供存储器功能以促进数据处理操作和/或促进可促进数据处理操作的数据存储。为此，这些存储器装置可具有可各自存储信息的一或多个位的多个存储器单元。存储器单元可以布置在存储器组的存储器阵列内的可寻址群组(例如，行或列)中。当存储器控制器接收请求以存取行或列时，例如当执行读取或写入操作时，存储器控制器可激活对存储器单元的行和/或列的存取。
[0003]由于制造误差和/或故障，某些存储器单元可以是有缺陷的。质量控制测试可用于识别含有此类有缺陷的存储器单元的行和/或列。如果有缺陷的存储器单元的数量较小，那么存储器单元的封装前重新分配可用于防止原本起作用的装置的丢弃。在此类系统中，在制造期间可以使得额外的可寻址数据单元(例如，冗余行和/或列)可供使用，并且与有缺陷的行和/或列相关联的地址可以被重新分配到冗余行和/或列。此类重新分配可以是硬连线。举例来说，重新分配信息可以存储在非易失性存储装置(例如，安置在存储器装置内的熔断熔丝或反熔丝)中。此操作不容易可逆，由于存储装置的非易失性。
[0004]在存储器装置的正常使用过程中，其它存储器行和/或列可能失效并且呈现有缺陷的单元。为了延长在这些缺陷的存在下存储器装置的寿命，封装后修复(PPR)方法可以用于修复存储器装置。DDR5标准界定两种类型的PPR重新映射能力，被称作“硬PPR”和“软PPR”。硬PPR持续重新映射从指定故障行到指定备用行的存取。硬PPR行重新映射经受住功率循环。软PPR重新映射暂时映射从故障行到指定备用行的存取。
[0005]在一些情况下，可修复存储器装置中的多个行地址。通常，在压缩LSB地址的情况下修复2、4或8个行地址。此需要将软封装后修复的所有相关联行中的数据写回到利用SPPR的裸片。在许多应用中，将数据恢复到多个行所需的时间和复杂度不合需要或过高。对于那些应用，单行地址的SPPR修复可为优选的。其它应用可不具有此限制或并不采用SPRR模式且仅采用不需要保留数据的HPPR模式。

技术实现思路

[0006]一方面，本申请涉及一种存储器装置，包括：激活电路系统，其包括被配置成在激活后发送输入信号的模式寄存器位或控制反熔丝；和逻辑元件，其被配置成：接收输入信号；和在接收到输入信号后发送配置信号，其中配置信号启用多行修复模式。
[0007]另一方面，本申请涉及一种用于软封装后修复(SPPR)的方法，包括：经由激活电路系统将输入信号从模式寄存器位或反熔丝发送到逻辑元件；在接收到输入信号之后经由逻辑元件将配置信号发送到SSPR电路系统；以及经由SSPR电路系统并在接收到配置信号之后
启用多行地址修复模式。
[0008]另一方面，本申请涉及一种存储器装置，包括：存储器组，其包括存储器单元的多个可寻址群组，其中存储器单元的多个可寻址群组包括可寻址群组的主要集合和可寻址群组的次要集合；和控制电路系统，其被配置成激活多个可寻址群组中的可寻址群组，所述控制电路系统包括：第一修复电路系统，其包括被配置成存储对应于在第一模式下修复的多个可寻址群组中的第一有缺陷的可寻址群组的地址的第一集合的第一非易失性存储器；第二修复淡路系统，其包括被配置成存储对应于在第二模式下修复的多个可寻址群组中的第二有缺陷的可寻址群组的地址的第二集合的第二非易失性存储器；激活电路系统，其包括被配置成在激活后发送输入信号的模式寄存器位或控制反熔丝；和逻辑元件，其被配置成：接收输入信号；和在接收到输入信号后发送配置信号，其中配置信号启用第一有缺陷的可寻址群组或第二有缺陷的可寻址群组的多行修复模式。
附图说明
[0009]在阅读以下详细描述并且参考附图之后可以更好地理解本公开的各个方面，在附图中：
[0010]图1为说明根据一实施例的可实施冗余行的封装后修复(PPR)的存储器装置的组织的框图；
[0011]图2为说明根据一实施例的可执行冗余行的封装后修复(PPR)的存储器组控制电路系统的框图；
[0012]图3为说明根据一实施例的可供如同图2的存储器组控制电路系统使用的软PPR(SPPR)锁存电路系统的框图；
[0013]图4为根据一实施例的用以执行多个地址行的SPPR的方法；
[0014]图5为说明根据一实施例的可供例如图2的存储器组控制电路系统使用的硬PPR(HPPR)存储电路系统的框图；且
[0015]图6为根据一实施例的用以执行HPPR的方法。
具体实施方式
[0016]下文将描述一或多个特定实施例。为了提供这些实施例的简明描述，在说明书中并未描述实际实施的所有特征。可以了解，在任何此类实际实施的研发中，如在任何工程或设计项目中一样，必须制定许多实施特定的决策以实现研发者的特定目标，例如服从系统相关的和商业相关的约束，所述约束在实施之间可以发生变化。此外，可以了解，此类研发工作可能是复杂且耗时的，然而对于受益于本公开的所属领域的一般技术人员来说，这些都是设计、构造和制造中的常规任务。
[0017]许多电子系统可采用存储器装置来提供数据存储功能性和/或促进数据处理操作的执行。若干存储器装置可使用电子存储器单元执行存储，所述电子存储器单元例如电容器、触发器、锁存器和/或反相器环等等。存储器装置的实例包含随机存取存储器(RAM)装置、动态RAM(DRAM)装置、静态RAM(SRAM)装置，和/或快闪存储器。在此类系统中，存储器单元可以在存储器阵列中分组，所述存储器单元在群组(例如，行和/或列)中寻址。在本申请中，实施例的描述涉及含有经组织成行(例如，数据行)的存储器单元的存储器阵列。应理
解，本文中所描述的方法和系统可用于具有经组织成列的存储器单元的存储器装置中。
[0018]在某些操作期间，例如，在读取和写入操作期间，存储器装置中的控制器可接收用于存储器单元的地址。存储器装置控制器可确定哪些存储器组含有所请求的存储器单元并且请求来自对应的存储器组控制器的存取。继而，存储器组控制器可识别和激活含有所请求的存储器单元的数据行，以执行所请求的操作。在某些存储器装置中，存储器组可包含额外数据行，其可为冗余行或封装后行(PPR行)，如下详述。在制造之后，有缺陷的行(例如，含有有缺陷的单元的数据行)可以是在封装前测试期间识别的。如果识别到有缺陷的行，那么有缺陷的行可以被解除激活，并且冗余行可代替它使用。为此，非易失性存储器系统可存储信息，例如，有缺陷的行的所分配的地址，以及将代替它使用的冗余行的地址。此类封装前修复在本文中被描述为冗余行修复。可通过将有缺陷的行分配到PPR行而在封装后进行数据行的进一步修复。封装后修复(PPR)可为硬封装后修复(HPPR)或软封装后修复(SPPR)。HPPR或SPPR可本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器装置，其包括：激活电路系统，其包括被配置成在激活后发送输入信号的模式寄存器位或控制反熔丝；和逻辑元件，其被配置成：接收所述输入信号；和在接收到所述输入信号后发送配置信号，其中所述配置信号启用多行修复模式。2.根据权利要求1所述的存储器装置，其进一步包括：SPPR电路系统，其被配置成：接收所述配置信号，其中所述配置信号提供多个地址行；进入所述多行修复模式以修复所提供的多个地址行；以及比较多个所存储的地址行与所述所提供的多个地址行。3.根据权利要求1所述的存储器装置，其中所述模式寄存器位和所述控制反熔丝经由所述逻辑元件上的输入端子连接到所述逻辑元件。4.根据权利要求1所述的存储器装置，其中所述模式寄存器位经由开关在单行替换与多行替换之间交替。5.根据权利要求1所述的存储器装置，其中所述模式寄存器位经由命令输入在单行替换与多行替换之间交替。6.根据权利要求1所述的存储器装置，其中所述模式寄存器位在软封装后修复SPPR的单行替换或多行替换之间交替。7.根据权利要求6所述的存储器装置，其中所述SPPR修复单个地址且HPPR修复多个地址。8.一种用于软封装后修复SPPR的方法，其包括：经由激活电路系统将输入信号从模式寄存器位或反熔丝发送到逻辑元件；在接收到所述输入信号之后经由所述逻辑元件将配置信号发送到SSPR电路系统；以及经由所述SSPR电路系统且在接收到所述配置信号之后启用多行地址修复模式。9.根据权利要求8所述的方法，其中所述配置信号为逻辑高信号。10.根据权利要求8所述的方法，所述多行地址修复模式比较多个所提供地址与多个所存储地址，且其中所述多个所提供地址通过所述配置信号确定。11.根据权利要求8所述的方法，其中所述模式寄存器位在接收到命令输入之后发送所述输入信号。12.根据权利要求8所述的方法，其中所述模式寄存器位在经由开关激活之后发送所述输入信号。13.根据权利要求8所述的方法，其中所述反熔丝经熔断以发送所述输入信号。14.一种存储器装置，其包括：存储器组，其包括存储器单元的多个可寻址群组，其中存储器单元的所述多个可寻址群组包括可寻址群组的主要集合和可寻址群组的次要集合；和控制电路...

【专利技术属性】
技术研发人员：G，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：