用于动态DLL掉电和存储器自刷新的方法和装置制造方法及图纸

本发明专利技术的实施例提供了一种用于节省电子设备内功率的方法和装置。更具体地，本发明专利技术的实施例动态地将存储器置于自刷新状态并将芯片组时钟电路置于掉电模式，同时还在功率节省模式下保持等时数据流（例如，显示）的更新并服务总线主控周期。

【技术实现步骤摘要】
【国外来华专利技术】背景计算设备，尤其是便携设备经常受到其重新连接到AC电源之前能依靠电池电源运行时间的限制。这就使得人们持续为降低包括中央处理单元在内的计算机部件的功耗做出努力。将诸如中央处理单元、存储器控制器或存储器的电子设备保持在它们尽可能低的功率状态可以提供不少益处。例如，它允许用电池的机器在重新充电之间更长时间的运行。功耗的降低还能降低中央处理单元的热耗散。热耗散的降低允许中央处理单元在全速运行更长时间的同时，保持其热耗散的技术要求。热耗散的降低还能减轻对风扇以及用于防止计算机产生热量的其他部件的需求。用于开发电源管理系统的标准规范是高级配置和电源接口(ACPI)规范(例如，2000年7月27日发布的版本2.0；还可参见于2001年2月27日发布的版本1.05的ACPI Component Architecture Programmer Reference，该参考可从加利福尼亚州圣克拉拉市的Intel公司获取)。ACPI的一个目标是增强电源管理功能和稳健性，并且方便公共电源管理特征的广泛工业应用。ACPI定义了作为在全局工作状态下的处理器功耗和热管理状态的多个处理器功率状态。这些处理器状态包括(i)C0功率状态、(ii)C1功率状态、(iii)C2功率状态以及(iv)C3功率状态。在C0功率状态中，处理器执行指令并以全功率运行。在C1和C2功率状态中，处理器是非执行功率状态。然而，C2功率状态使用的功率要小于C1状态。在C1和C2功率状态中，处理器仍然允许总线窥探处理器高速缓存并由此维持高速缓存连贯性。C3功率状态比C1和C2功率状态更节省功率，但这是以对存储器更长的掉电退出等待时间为代价的。在传统系统中，电源管理逻辑在某些环境下引发CPU从C2功率状态转换回到较高功率的C0功率状态。将电子设备保持在比其他情况能够达到的更低的功率状态，并降低功率状态之间的转换次数就能够通过降低由在设计的功率状态之间切换所引起的等待时间同时保持整个功耗更低来改进系统性能。附图简述附图说明图1示出了在ACPI规范下各处理器功率状态之间转换的实施例的示意图。图2示出了在集成图形配置下用于将存储器置于自刷新和将存储器数字锁定环路(DLL)置于掉电模式，同时在C2功率状态期间保持显示器更新并维持总线主控的使用的过程的实施例的流程图。图3示出了用于将存储器置于自刷新并将DLL置于掉电模式，同时在C2功率状态期间维持总线主控的使用并保持显示器的更新的示例性集成图形配置的实施例的示意图。图4(a)和4(b)示出了在分立配置下用于将存储器置于自刷新并将DLL置于掉电模式，同时维持在C2功率状态期间总线主控使用的过程的实施例的流程图。详细描述本专利技术的实施例提供了一种用于保持电子设备内功率的方法和装置。更具体地，本专利技术的实施例动态地将存储器置于自刷新并将芯片组时钟电路置于掉电模式，同时保持显示器的更新并在诸如C2的功率节省模式中服务总线主控周期。将处理器维持在诸如C2的功率节省模式在即使出现可窥探总线主控周期的情况下(例如，与C3状态不同)仍能节省功率并降低集成和非集成图形芯片组平台之间的功率差。在随后的描述中将阐明多个细节以提供对本专利技术的透彻理解。然而本领域的普通技术人员应该理解无需这些具体细节也能实现本专利技术。在其他实例中，将不会详细描述公知的方法、过程、部件和电路结构和设备以免淡化本专利技术的主旨。将按照计算机内对数据位或二进制数字信号操作的算法和符号表示在随后的详细描述的某些部分。这些算法描述和表示是数据处理
的普通技术人员用来将他们的工作主旨传达给该领域其他普通技术人员的方法。在此的算法通常被认为是可导致期望结果的自我协调的步骤序列。这些步骤包括对物理量的物理处理。在通常但非必须的情况下，这些量具有能被存储、传输、组合、比较以及其他处理的电或磁信号形式。已证实有时为了便于广泛使用，可将这些信号称为比特、值、元素、符号、字符、项、数字等等。但应该理解所有这些及类似的术语都与合适的物理量相关联并且只是应用于这些物理量的方便的标记。除非另外特别指出否则如可以从以下讨论中显见，可以理解贯穿本说明书使用诸如“处理”、“计算”、“演算”或“确定”之类的术语的讨论指的是计算机或计算系统或者类似的数据处理设备的动作和进程，这些设备将计算机系统的寄存器和/或存储器内被表示为物理(例如，电子)量的数据处理并变换成计算机系统存储器或寄存器或其他这类信息存储、传输或显示设备内类似地被表示为物理量的其他数据。本专利技术的实施例可由硬件或软件，或两者的组合实现。然而本专利技术的实施例可以被实现为在包括至少一个处理器、数据存储系统(包括易失性和非易失性存储器和/或存储元件)、至少一个输入设备和至少一个输出设备的可编程系统上执行的计算机程序。可以对输入数据应用程序代码以执行在此描述的功能并生成输出信息。可以用已知的方式将输出信号应用于一个或多个输出设备。为了这一应用，处理系统可以包括任何带有，例如数字信号处理器(DSP)、微控制器、专用集成电路(ASIC)或微处理器的处理器的系统。各程序可由高级过程型或面向对象的编程语言来实现以与处理单元通信。各程序在需要时还可由汇编或机器语言实现。实际上，本专利技术不限于任何特定的编程语言。在任何情况下，该语言可以是被编译的或是解释语言。各程序可以存储在通用或专用可编程处理系统可读的存储介质或设备(例如，硬盘驱动器、磁盘驱动器、只读存储器(ROM)、CD-ROM设备、闪存设备、数字视频盘(DVD)或其他存储设备)中，这些程序用于在该存储介质或设备被处理系统读取时配置并操作该处理系统以执行在此描述的过程。可以考虑将本专利技术的实施例实现为被配置与处理系统一并使用的机器可读存储介质，其中那样配置的存储介质使得处理系统以特定和预定的方式操作以执行在此描述的功能。图1示出了在ACPI规范下各处理器功率状态之间转换的实施例100的示意图。所有的状态，即C0状态102、C1状态104、C2状态106和C3状态108都被包括在G0工作状态110中。G0工作状态被ACPI规范定义为其中系统分派用户模式(应用)线程的计算机状态。在G0工作状态中，这些线程都被执行。在该状态中，设备(外围设备)的功率状态动态变化。在G0状态110内，处理器在各处理器功率状态之间转换，包括C0状态102C1状态104、C2状态106和C3状态108。在C0状态102中，处理器处于全功率。在此状态下，典型系统的各部件都有电源提供并且该系统内的时钟能够全速运行。C1状态104定义了在其中处理器功率状态具有最低等待时间的非执行状态。C2状态106是比C1状态104更省电的第二非执行功率状态。C2状态106是共用芯片组模式，而计算机则处于无源状态(即，操作系统空转)并连接至诸如USB设备或音频端口的总线主控。在C2状态106期间，分立芯片组访问主要服务总线主控周期的存储器而集成图形芯片组访问主要获取显示器刷新数据、服务总线主控周期或继续图形渲染的存储器。CPU无需访问存储器。DRAM存储器在有时被称为备用模式或自刷新的扩展功率保存模式下工作。刷新单元重新充电DRAM存储器内的电学单元以维持数据的完整。C3功率状态108提供比C1状态104和C2状态106都更为改进的功率节省效果。当本文档来自技高网...

【技术保护点】
一种用于节省电子设备内功率的方法，包括：响应于设有未完成的存储器请求而自动将所述电子设备转换至操作的功率降低模式。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：E萨姆森，A纳瓦勒，L克莱恩，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]