数字信号处理装置制造方法及图纸

一种数字信号处理装置，其具备：程序计数器，其依次产生地址数据；系数存储器，其存储多个系数，在芯片选择信号为有效电平时，该系数存储器与地址数据对应进行输出；程序存储器，其存储多个命令，该程序存储器与地址数据对应进行输出；以及运算部，其按照从程序存储器输出的命令，执行规定的运算。此外，基于从程序存储器输出的命令，确定是否将芯片选择信号设为有效电平，另一方面，在芯片选择信号是非有效电平的情况下，取代地址数据而将规定值（“０”）向系数存储器供给。

【技术实现步骤摘要】

本专利技术涉及一种在移动电话、信息终端以及个人计算机等电子设备中使用的数字信号处理装置，特别涉及一种适用于音频设备中的数字信号处理装置。本专利技术基于2006年4月12日提出申请的日本国专利申请号为2006-109233的申请并要求其优先权，在这里引用其内容。
技术介绍
目前，在各种电子设备中使用DSP(Digital Signal Processor)作为数字信号处理装置。众所周知，DSP具有如下功能为了在规定时间长度的采样周期对输入音频采样序列(input audio samplestring)实现使用规定的系数序列的卷积运算(convolution operation)，反复执行求积运算或者加法运算等各种运算处理。目前，DSP搭载于移动电话等小型移动电子设备中，但由于这种小型移动电子设备由需要随时充电的蓄电池驱动，因此为了使小型携带电子设备长时间工作，希望在该小型移动电子设备中搭载的元件是省电型的。在特开2000-57122号中公开了这种实现省电的DSP的一个例子。在上述DSP的内部设置系数存储器，其存储运算中使用的系数；地址(read address)生成电路，其生成对该系数存储器的读取地址；以及运算部，其执行信号处理，通常，通过从地址生成电路向系数存储器供给读取地址，而从该系数存储器读取在信号处理中使用的系数，从而在运算部中基于读取的系数执行信号处理。但是，在运算部中存在不使用新的系数而执行信号处理的期间，在现有的DSP中，在该期间也持续进行从地址生成电路向系数存储器供给读取地址，存在浪费电力的问题。
技术实现思路
本专利技术的目的在于，在DSP等数字信号处理装置中，进一步降低其电力消耗。本专利技术涉及的数字信号处理装置具备程序计数器，其依次产生地址数据，并反复输出；系数存储器，其具有多个区域而存储多个系数，在芯片选择信号为有效电平时，该系数存储器与读取指令对应，输出存储在由从程序计数器输出的地址数据指定的区域中的系数；程序存储器，其具有多个区域而存储多个命令，该程序存储器输出存储在由从程序计数器输出的地址数据指定的区域中的命令；以及运算部，其按照从程序存储器输出的命令，执行规定的运算。在这里，基于从程序存储器输出的命令，进行是否将芯片选择信号设为有效电平的切换，同时在芯片选择信号为非有效电平的情况下，取代地址数据而将规定值(例如，“0”)向所述系数存储器供给。此外，存储在程序存储器内的多个区域中的多个指令分别包含系数存储器许可位，按照该系数存储器许可位，进行是否将向系数存储器供给的芯片选择信号设为有效电平的切换。在上述构成中，由于将从程序计数器输出的地址数据作为读取地址向系数存储器供给，因此不需要另外设置读取地址产生电路，能够相应地降低电力消耗。此外，由于以命令为单位，进行是否将芯片选择信号设为有效电平的切换，因此在执行不需要读取系数的命令时，将向系数存储器供给的芯片选择信号设为非有效电平，由此能够抑制系数存储器的电力消耗。附图说明附图是表示本专利技术的优选实施例所涉及的数字信号处理装置的结构的框图。具体实施例方式参考附图，对本专利技术的优选实施例所涉及的数字信号处理装置详细地进行说明。附图是表示将本实施方式所涉及的数字信号处理装置具体化的DSP的结构的框图。在图1所示的DSP中，程序计数器1每隔规定时长的采样周期，将其计数值从“0”至“N-1”反复进行计数，从而输出计数值作为地址数据ADR。地址数据ADR作为读取地址向程序RAM 2供给，同时经由选择器5，作为读取地址向系数RAM 4供给。程序RAM 2具有与地址0～地址N-1对应的多个区域，在各个区域中存储应在1个采样周期期间执行的N个步骤的命令。存储在程序RAM 2的各个区域中的命令，包含系数RAM许可位(coefficient RAM enable bit)EN，该系数RAM许可位EN用于指定是否将对系数RAM 4的芯片选择信号CS设为有效电平。程序RAM2输出存储在由地址数据ADR指定的区域中的命令。在从程序RAM2输出的命令中包含的系数RAM许可位EN是“1”时，将向系数RAM4供给的芯片选择信号CS设为有效电平(即H电平)。在系数RAM许可位EN是“0”时，将芯片选择信号CS设为非有效电平(即L电平)。命令译码器3解释从程序RAM 2读取的命令，从而输出对系数RAM4的读取指令等用于执行命令的各种控制信号。运算部6与从命令译码器3输出的控制信号对应，执行用于实现规定信号处理的运算。与一般公知的DSP相同地，本实施例涉及的DSP可以使用从系数RAM 4输出的系数序列，对从外部提供的输入音频采样序列、或者表示已经在该DSP中执行的信号处理结果的采样序列，执行卷积运算。为了实现该卷积运算，在运算部6中设置乘法器61、加法器62以及寄存器63。RAM组7暂时存储经由输入部8供给的输入音频采样，同时暂时存储表示由运算部6执行的信号处理的中间结果的数据、或者表示该信号处理的最终结果的输出音频采样。将暂时存储在RAM组7中的输入音频采样向运算部6供给。此外，将暂时存储在RAM组7中的输出音频采样，经由输出部9向外部输出。系数RAM4用于存储在卷积运算中使用的系数，其具有与地址0～地址N-1对应的多个区域。系数RAM 4中各个区域的存储内容与程序RAM 2的各个区域的存储内容对应。即，在程序RAM 2的地址k中存储指示执行使用系数的运算的命令的情况下，该系数存储在系数RAM 4的地址k中。在向系数RAM 4供给的芯片选择信号CS为有效电平(H电平)的情况下，选择器5将从程序计数器1输出的地址数据ADR作为读取地址，向系数RAM 4供给。此外，在芯片选择信号CS是非有效电平(L电平)的情况下，选择器5选择固定值“0”作为读取地址，向系数RAM 4供给。与一般公知的RAM相同地，系数RAM 4具有用于读取其存储数据并向外部输出的读出放大器，在芯片选择信号CS为有效电平的情况下，向读出放大器供给电力，另一方面，在芯片选择信号CS为非有效电平的情况下，断开向读出放大器的电力供给。此外，在芯片选择信号CS为有效电平的状态中向允许读取端子RE供给读取指令的情况下，读出放大器被驱动，从而从系数RAM 4中与读取地址对应的区域读取系数，并向运算部6供给。在上述电路要素之外，DSP具备用于与从外部提供的数据对应而刷新系数RAM 4或者程序RAM 2的存储内容的电路，但由于与本专利技术主旨间的相关性较弱，因此省略其图示和说明。在具有上述构成的DSP中，从程序计数器1输出的地址数据ADR，作为读取地址向程序RAM 2供给，从而从程序RAM 2读取由地址数据ADR指定的区域中存储的命令。在该命令是指示从系数RAM 4读取系数而执行运算处理的情况下，将该命令中包含的系数RAM许可位EN设定为“1”。在该情况下，对系数RAM 4的芯片选择信号CS变为有效电平，选择器5将从程序计数器1输出的地址数据ADR作为读取地址，向系数RAM 4供给。此外，在由程序RAM 2提供的命令是指示从系数RAM 4读取系数而执行运算处理的情况下，命令译码器3向系数RAM 4供给读取指令。由此，从系数RAM4读取在由地址数据ADR指定的区域中存储的系数，从而在运算部6中执行使用该系数的运算处理。另一方面，在本文档来自技高网...

【技术保护点】
一种数字信号处理装置，其具备：程序计数器，其依次产生地址数据，并反复输出；系数存储器，其具有多个区域而存储多个系数，在芯片选择信号为有效电平时，该系数存储器与读取指令对应，输出存储在由从所述程序计数器输出的地址数据指定的区域 中的系数；程序存储器，其具有多个区域而存储多个命令，该程序存储器输出存储在由从所述程序计数器输出的地址数据指定的区域中的命令；以及运算部，其按照从所述程序存储器输出的命令，执行规定的运算，基于从所述程序存储器输出的命 令，进行是否将所述芯片选择信号设为有效电平的切换，同时在所述芯片选择信号为非有效电平的情况下，取代所述地址数据而将规定值向所述系数存储器供给。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：浦纯也，
申请(专利权)人：雅马哈株式会社，
类型：发明
国别省市：JP[日本]