动态降低CPU功耗的方法技术

本发明专利技术公开了一种动态降低ＣＰＵ功耗的方法，为解决现有技术中不能根据ＣＰＵ的业务处理量来调整ＣＰＵ功耗的问题而发明专利技术。该动态降低ＣＰＵ功耗的方法依据ＣＰＵ占有率动态调整ＣＰＵ的指令运行速度。在ＣＰＵ运行过程中，如果ＣＰＵ的占有率低于设定的下限值就将ＣＰＵ的指令运行速度降低，如果ＣＰＵ的占有率高于设定的上限值就将ＣＰＵ的指令运行速度提高，其中ＣＰＵ的指令运行速度的调整主要通过开关数据高速缓存器接口和指令高速存器接口，以及改变传输时延来实现的。本发明专利技术主要用于嵌入式系统的ＣＰＵ设计，特别是运用在通信领域的基站单板的ＣＰＵ设计中。

【技术实现步骤摘要】

本专利技术涉及CPU，特别涉及降低CPU功耗的方法。
技术介绍
出于节约能源的目的，在嵌入式系统的应用领域，特别是嵌入式系统应用到通信的领域， 各个厂家对产品的功耗越来越关注，都在想方设法降低产品的功耗。现在很多电子设备在使 用过程中的大部分时间都处于待机状态，例如手机、便携式计算机等， 一般都会处于待机状态，如果能让设备在待机情况下的功耗减少，那将节约很大一部分能源，而台式机由于CPU 功耗比较大，若可以降低CPU不繁忙时的功耗一样可以节约很多能源，所以如何使设备能够在业务不繁忙的情况下能够以较低的功耗来运行是目前面临的一个问题。目前，在嵌入式设备中，当CPU在较高的指令运行速度下运行的时候，CPU的功耗就比 较大，CPU基本是在满负荷的状态下运行，通过降低CPU的指令运行速度，就可以降低CPU 的功耗。目前各类CPU都提供了降低CPU指令执行速度的方法，例如使CPU处于休眠状态，但在移动通信领域，所用服务器系统的设计要求设备能随时快速响应用户的业务需求，所以即使在晚上没有用户业务的情况下，CPU也不能运行在休眠等低功耗模式下，只能保持在跟白天业务繁忙时候一样的状态下运行，准备随时响应用户的业务需求，所以这些方法在移动通信领域一般没有被采用。另外，由于CPU的芯片设计方面的原因，CPU长时间在高功耗下 运行对CPU的可靠性和使用寿命有较大的降低，从而增加设备提供商的维护成本并降低设备的使用寿命。所以我们现在面临的另外一个问题是如何在不影响业务需求的情况下，能够使CPU在尽量长的时间内运行在低功耗模式下。
技术实现思路
为克服上述缺陷，本专利技术的目的在于提供一种能在业务较少的情况下降低CPU功耗，且 不影响业务需求的动态降低CPU功耗的方法。为达到上述专利技术目的，本专利技术动态降低CPU功耗的方法包括-(1) 在CPU占有率低于下限值时降低CPU的指令运行速度；(2) 在CPU占有率高于上限值时提高CPU的指令运行速度。其中，所述的步骤(1)具体为(11) 计算CPU占有率基准；(12) 利用计算出的CPU占有率基准计算CPU占有率；(13) 判断CPU占有率是否低于下限值，若CPU占有率低于下限值，执行步骤(14);若CPU占有率不低于下限值，返回执行步骤(12);(14) 降低CPU的指令运行速度。 其中，所述的步骤(2)具体为(21) 重新计算cra占有率基准；(22) 利用重新计算出的CPU占有率基准计算CPU占有率；(23) 判断CPU占有率是否高于上限值，若CPU占有率高于上限值，执行步骤(24);若 CPU占有率不高于上限值，返回执行步骤(22);(24) 提高CPU的指令运行速度；(25) 返回执行步骤(1)。其中，所述步骤(14)具体为关闭数据高速缓存器接口和指令高速缓存器接口，增加 处理器内核和高速缓存器之间的读写时延。其中，所述步骤(24)具体为打开数据高速缓存器接口和指令高速缓存器接口，减小 处理器内核和高速缓存器之间的读写时延。其中，所述的CPU占有率上限值和下限值由系统设定。由上述技术方案中所描述的动态降低CPU功耗的方法周期性地计算CPU占有率，并在CPU 占有率低于下限值时修改CPU的运行配置以达到降低CPU的指令运行速度，而当CPU占有率 高于上限值时恢复CPU的运行配置以达到恢复CPU的指令运行速度。通过这种动态调整CPU 的指令执行速度的方法，可以使CPU的空闲的时候处于低功耗的模式下运行，而绝大部分的 移动通信基站的单板有50%时间处于空闲状态，在不影响系统性能和应用的情况下，通过降 低CPU的指令执行速度使这些基站的单板处于低功耗模式下运行可以节约很多能源，另外， CPU的功耗降低之后，CPU散热会明显下降，防止CPU长期处在高温环境向运行，从而提高 CPU的使用寿命。附图说明图1为移动通信领域的嵌入式CPU系统的最简架构图2为本专利技术动态降低CPU功耗的方法的原理图3为本专利技术动态降低CPU功耗的方法在通信单板CPU上的具体实施流程图。 具体实施例方式如图1所示为移动通信领域的嵌入式CPU系统的最简架构图，移动通信领域嵌入式CPU 系统最少包含处理器内核，高速缓存器(cache)和随机存储器(RAM)等部分，其中高速缓 存器为处理器内核跟外设之间接口的高速缓存，RAM是CPU系统中用来存放程序指令或者数 据的易失性存储器。处理器内核跟Cache之间的接口是高速接口 ，处理器内核和Cache分别跟外部RAM都有 接口，但都是较低速的接口，其中处理器内核和外部RAM之间的低速接口的形成方式为当 Cache关闭的时候相当於一个通道，把处理器内核和外部RAM直接连接起来了；当Cache打 开的时候，它是一个高速缓存，从外部RAM读取指令或者数据到Cache中缓存起来，供CPU 直接取用。CPU在高速运行过程中需要从外部RAM把指令和数据搬到Cache中，通过处理器 内核访问Cache以达到指令和数据的高速运行。为了降低CPU功耗，但又不影响CPU的正常业务需求，本专利技术动态降低CPU功耗的方法 基本思想是在CPU占有率低于下限值时降低CPU的指令运行速度；在CPU占有率高于上限 值时提高CPU的指令运行速度。上述思想可以通过以下操作来实现在CPU的业务处理比较少的情况下，比如晚上，通 过关闭，让处理器内核通过与外部的RAM低速接口进行通信，可以实现降低CPU指令运行速 度，从而降低CPU的功耗；当CPU的业务处理较多时，可以通过打开Cache或者提高处理器 内核跟Cache之间的接口速率，使得CPU的指令运行速率加快，以满足业务处理的需求。其 中CPU业务处理的多少一般通过CPU的占有率来表示，CPU占有率越高，CPU业务处理的就越 多。CPU占有率的解释如下CP(J在指令运行过程中有些时候是处理系统业务需求，有些时候 是处于Idle状态(空闲状态)，等待处理系统业务，我们统计一个固定时间内CPU处理系统 业务需求时间占固定统计时间的比例，就称为CPU占有率。本专利技术通过计算软件的CPU占有率在CPU的占有率低于一定门限值的情况下，降低CPU 的运行速度，重新计算CPU的占有率，在新的CPU占有率高于一定的门限值的情况下，提高 CPU的运行速度，达到动态调整CPU的指令运行速度的目的，从而实现降低CPU功耗。如图2所示，本专利技术动态降低CPU功耗的方法流程如下第一步系统加电启动后CPU正常运行，运行该硬件所使用的操作系统；第二步计算CPU占有率基准，CPU占有率基准是指在CPU不处理业务功能的时候，也就是CPU处于空闲状态，执行某个固定函数的时间，用1秒除以这个时间就得出CPU占有率的基准，也就是说CPU占有率基站的单位为次/秒；第三步利用CPU占有率基准动态周期性计算CPU占有率，当CPU占有率低于下限值A 的时候，保存CPU的当前运行配置，并修改CPU的运行配置，该修改后CPU的运行配置必须能够降低CPU的指令运行速度；第四步重新计算CP(J占有率的基准，利用第二步中的方法计算CPU占有率的基准；第五步利用重新计算的CPU占有率基准动态周期性计算和检测CPU占有率情况，当CPU 占有率高于上限值B的时候，恢复在第三步保存的CPU运行配置，从而恢复CPU的指令运行 速度；其本文档来自技高网...

【技术保护点】
一种动态降低ＣＰＵ功耗的方法，其特征在于包括如下步骤：（１）在ＣＰＵ占有率低于下限值时降低ＣＰＵ的指令运行速度；（２）在ＣＰＵ占有率高于上限值时提高ＣＰＵ的指令运行速度。

【技术特征摘要】

【专利技术属性】
技术研发人员：赵少伟，邹同亮，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：94[中国|深圳]