可支持不同类型的动态随机存取存储器的计算机系统技术方案

一种可支持不同类型的动态随机存取存储器的计算机系统，包含第一插槽，第二插槽，可分别支持第一类插槽以及第二类插槽的北桥芯片，以及连接于北桥芯片的控制电路，。第一插槽是用来安装第一类型的动态随机存取存储器。第一插槽包含多个第一插槽管脚，而每一第一插槽管脚对应于一第一管脚定义。第二插槽用来安装第二类型的动态随机存取存储器。第二插槽包含多个第二插槽管脚，而每一第二插槽管脚对应于一第二管脚定义。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种可支持不同类型动态随机存取存储器的计算机系统，特别是涉及一种可支持双倍数据动态随机存取存储器(DDRAM)以及同步动态随机存取存储器(SDRAM)的计算机系统。双倍数据动态随机存取存储器(DDRAM)与具有184个管脚的双倍线存储器组件插槽(184 pin DIMM)已经成为动态随机存取存储器(DRAM)未来的主要潮流。然而，从同步动态随机存取存储器(SDRAM)与具有168个管脚的双倍线存储器组件插槽(168 pin DIMM)完全转换至DDRAM与184 pin DIMM仍会有一段相当的市场过渡期。由于184 pin DIMM与168 pin DIMM的管脚定义(pin assignment)不相同，因此，支持DDRAM与184 pin DIMM的计算机系统就无法支持SDRAM与168 pin DIMM，而支持SDRAM与168 pin DIMM的计算机系统就无法支持DDRAM与184 pin DIMM。因此，在市场转换过渡期中，使用者在规格的选择与升级上，会产生相当的困扰与麻烦。因此，本专利技术的主要目的在于提供一种可同时支持双倍数据动态随机存取存储器(DDRAM)以及同步动态动态随机存取存储器(SDRAM)的计算机系统，以解决上述的问题。附图说明图1为本专利技术计算机系统的示意图。图2为第一插槽的示意图。图3为管脚定义群组表。图4为第二插槽的示意图。图5为北桥芯片的芯片管脚的管脚定义对应表。图6为本专利技术计算机系统的主机板的第一平面的示意图。图7为本专利技术计算机系统的主机板的第二平面的示意图。请参见图1。图1为本专利技术计算机系统10的示意图。计算机系统10可同时支持两种类型的动态随机存取存储器。其中，第一种类型的动态随机存取存储器为双倍数据动态随机存取存储器(DDRAM)，而第二种类型的动态随机存取存储器为一同步动态随机存取存储器(SDRAM)。计算机系统10包含一第一插槽12，一第二插槽14，一北桥芯片16，一控制电路18，以及一检测电路20。请参考图2。图2为第一插槽12的示意图。第一插槽12为具有184个管脚的双倍线存储器组件插槽(184 pin DIMM)，用来安装双倍数据动态随机存取存储器(DDRAM)。第一插槽12包含多个管脚，而每一个管脚是对应于一个第一管脚定义。请参见图3。图3为管脚定义群组表。第一插槽12用来连接于北桥芯片16的管脚所对应的第一管脚定义分别属于数据管脚定义群组，地址管脚定义群组，以及命令管脚定义群组。例如，管脚定义为MD是属于数据管脚定义群组。请参见图4。图4为第二插槽14的示意图。第二插槽14为具有168个管脚的双倍线存储器组件插槽(168 pin DIMM)，用来安装同步动态随机存取存储器(SDRAM)。第二插槽14包含多个管脚，而每一个管脚是对应于一个第二管脚定义。如图3所示，第二插槽14用来连接于北桥芯片16的管脚所对应的第二管脚定义分别属于数据管脚定义群组，地址管脚定义群组，以及命令管脚定义群组。例如，管脚定义为MD是属于数据管脚定义群组。北桥芯片16是连接于第一插槽12以及第二插槽14。请参见图5。图5为北桥芯片16的芯片管脚的管脚定义对应表。北桥芯片包含多个芯片管脚，用来连接于第一插槽12以及第二插槽14，以控制存储器。每一芯片管脚是对应于一第一管脚定义以及一第二管脚定义。其中，每一芯片管脚所对应的第一管脚定义以及第二管脚定义是属于同一个管脚定义群组。例如，管脚Y24是对应于第一管脚定义CKE(J)5以及第二管脚定义CKE(J)3，而CKE(J)5与CKEJ)3同属于命令管脚定义群组。如图1所示，检测电路20是电连接于控制电路18。当检测电路20检测到双倍数据动态随机存取存储器安装于第一插槽12时，检测电路20会传输一第一检测信号至控制电路18，使得控制电路18会将一第一控制信号输入至北桥芯片16。此时，北桥芯片16的芯片管脚的管脚定义会设为第一管脚定义，使得北桥芯片16可与双倍数据动态随机存取存储器进行数据传输。当检测电路20检测到同步动态随机存取存储器安装于第二插槽14时，检测电路20会传输一第二检测信号至控制电路18，使得控制电路18会将一第二控制信号输入至北桥芯片16。此时，北桥芯片16的芯片管脚的管脚定义会设为第二管脚定义，使得北桥芯片16可与同步动态随机存取存储器进行数据传输。例如，控制电路18可以利用北桥芯片16的其他管脚(非芯片管脚)，如AD18(未显示)，来设定北桥芯片16的芯片管脚(图5所列出的)的管脚定义。当管脚AD18为高位时，北桥芯片16的芯片管脚的管脚定义会设为第一管脚定义，以支持DDR存储器组件。而当管脚AD18为低电位时，北桥芯片16的芯片管脚的管脚定义会设为第二管脚定义，以支持SDR存储器组件。在本专利技术中，北桥芯片必须支持两种存储器组件，因此，为了实施本专利技术，在主机板的元件配置与管脚排列上，必须花费相当的心思。在已知技术中，研发工程师会先定义芯片功能、决定管脚数目，以及安排管脚位置，然后才依此设计电路以及制作主机板。由于管脚位置固定，因此在电路布图(layout)的过程中，常常会在主机板上产生不必要的贯孔、换层，以及跨过不同电源区(即跨Moat)的情况，因而产生无法预测的杂音与干扰。在以往计算机工作频率较低的时代，其影响尚可接受。然而，现在进入高频时代，这些问题往往造成客户要求重新订定管脚位置，而在产品研发时间与成本上造成极大的损失。因此，在本专利技术的实施过程中，研发工程师在决定管脚数目之后，会先考虑第一插槽与第二插槽的插槽管脚在排列上的不同，以决定第一插槽与第二插槽的配置(placement)。当将第一插槽正放而将第二插槽倒放时，两者管脚在排列上会有某种程度上的相似与对应。因此，可以订出北桥芯片的芯片管脚的管脚定义对应表(如图5所示)。请参见图6以及图7。图6为本专利技术计算机系统10的主机板22的第一平面24的示意图。图7为本专利技术计算机系统10的主机板22的第二平面26的示意图。计算机系统10另包含一主机板22，其中第一插槽12、第二插槽14、北桥芯片16、控制电路18以及一检测电路20是安装于主机板22的第一平面24上。而北桥芯片中用来控制存储器的芯片管脚是经由主机板22上的传导路径28连接于第一插槽12以及第二插槽14。为了在电路布图的过程中，在主机板上使用最少的贯孔与最顺的走线，以让信号在主机板上行进时的损耗最小，因此本专利技术将管脚定义区分为三个群组，分别为数据管脚定义群组，地址管脚定义群组，以及命令管脚定义群组(如图3所示)。其中，属于同一管脚定义群组的管脚所产生的信号具有一定程度的相似性，因此可以走线最顺的方式互换。举例来说，由于MD及DM属于同一管脚定义群组，因此其走线可以最顺的方式互换。如DDR的MD 63在SDR时是MD 32，而SDR的DM0在DDR时是MD 37。同样地，A、BA、SCASJ、SRASJ以及SWEAJ，在走线上可以互换。如DDR的A3在SDR时是A7，而SDR的SCASJ在DDR时是SWEAJ。而CS与CKE亦同样。如图6以及图7所示，北桥芯片16中对应于数据管脚定义群组的芯片管脚是经由安装于主机板22的第一平面24的传导路径28连接于第一插槽12以及第二插本文档来自技高网...

【技术保护点】
一种用来支持一第一类型的动态随机存取存储器以及一第二类型的动态随机存取存储器的计算机系统，其包含： 一主机板，包含一第一平面以及一第二平面； 一第一插槽，安装于该主机板的第一平面，用来安装该第一类型的动态随机存取存储器，该第一插槽包含多个第一插槽管脚，每一第一插槽管脚是对应于一第一管脚定义； 一第二插槽，安装于该主机板的第一平面，用来安装该第二类型的动态随机存取存储器，该第二插槽包含多个第二插槽管脚，每一第二插槽管脚是对应于一第二管脚定义； 多条传导路径； 一北桥芯片，安装于该主机板的第一平面，其包含多个芯片管脚，经由该传导路径连接于该第一插槽以及该第二插槽，每一芯片管脚是对应于一第一管脚定义以及一第二管脚定义；以及 一控制电路，安装于该主机板的第一平面且连接于该北桥芯片，用来设定该芯片管脚的管脚定义； 其中，当该控制电路将一第一控制信号输入该北桥芯片时，该芯片管脚的管脚定义会设为该第一管脚定义，使得该北桥芯片可与该第一类型的动态随机存取存储器进行数据传输，而当该控制电路将一第二控制信号输入该北桥芯片时，该芯片管脚的管脚定义会设为该第二管脚定义，使得该北桥芯片可与该第二类型的动态随机存取存储器进行数据传输。...

【技术特征摘要】

【专利技术属性】
技术研发人员：蔡志宏，郑立德，吴舜诚，郑昆丰，陈安忠，陈鸿生，郑旭晃，
申请(专利权)人：扬智科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]