本发明专利技术提供一种可避免在时钟信号切换动作中产生假信号的相位内插装置及其时钟信号选择器。时钟信号选择器包括选择器以及选择信号产生器。选择器接收不同相位的多个时钟信号。选择器根据选择信号以选择时钟信号的其中之一以产生选中时钟信号。选择信号产生器耦接选择器，产生选择信号。其中，当选择器由选择第一时钟信号为选中时钟信号，变更为选择第二时钟信号为选中时钟信号时，选择信号产生器根据第一时钟信号以及第二时钟信号中相位较落后者的转态点以产生设定时间点，并根据设定时间点来产生选择信号。点来产生选择信号。点来产生选择信号。
【技术实现步骤摘要】
相位内插装置及其时钟信号选择器
[0001]本专利技术涉及一种相位内插装置及其时钟信号选择器，特别是涉及一种在时钟信号进行切换时，可防止产生不必要的假信号(glitch)。
技术介绍
[0002]请参照图1，图1示出的公知技术中，执行时钟信号切换动作的波形图。其中，例如在相位内插装置的
中，常需要在相位不相同的时钟信号间进行切换。在图1中，当选中时钟信号MXCLK需由选择时钟信号CLK<0>切换为时钟信号CLK<1>时，公知
常根据时钟信号CLK<0>发生转态点的时间点T1以作为执行时钟信号切换动作的设定时间点。在这样的条件下，在公知
中，可能因为执行时钟信号切换动作的选择器的瞬时效应，使得在时间点T1、T2间，部分的时钟信号CLK<0>通过选择器以在选中时钟信号MXCLK上产生假信号GS，并可能造成相位内插装置的执行动作发生异常。
技术实现思路
[0003]本专利技术是针对一种相位内插装置及其时钟信号选择器，可避免在时钟信号切换动作中产生假信号。
[0004]根据本专利技术的实施例，时钟信号选择器包括选择器以及选择信号产生器。选择器接收不同相位的多个时钟信号。选择器根据选择信号以选择时钟信号的其中之一以产生选中时钟信号。选择信号产生器耦接选择器，产生选择信号。其中，当选择器由选择第一时钟信号为选中时钟信号，变更为选择第二时钟信号为选中时钟信号时，选择信号产生器根据第一时钟信号以及第二时钟信号中相位较落后者的转态点以产生设定时间点，并根据设定时间点来产生选择信号。
[0005]根据本专利技术的实施例，相位内插装置包括N级选择器、选择信号产生器以及内插运算电路。N级选择器的每一者接收具有不同相位的多个时钟信号。N级选择器分别接收N个选择信号，分别根据N个选择信号以分别产生具有不同相位的N级选中时钟信号，N为大于1的整数。其中第i级选中时钟信号的相位超前第i+1级选中时钟信号的相位，i为小于N的正整数。选择信号产生器用以产生N个选择信号，其中选择信号产生器根据第i+M级的选中时钟信号以产生第i级的选择信号，其中M大于或等于1。内插运算电路针对N级选中时钟信号中的其中之二进行内插运算，以产生输出时钟信号。
[0006]根据上述，本专利技术的时钟信号选择器根据执行时中信号切换动作的第一时钟信号以及第二时钟信号中相位较落后者的转态点来设定执行时钟信号切换动作的设定时机点，并经此以防止时钟信号切换动作中，因第一时钟信号、第二时钟信号转态未完成而发生假信号，避免相位内插装置产生物动作的现象。
附图说明
[0007]包含附图以便进一步理解本专利技术，且附图并入本说明书中并构成本说明书的一部
分。附图说明本专利技术的实施例，并与描述一起用于解释本专利技术的原理。
[0008]图1示出的公知技术中，执行时钟信号切换动作的波形图；
[0009]图2示出本专利技术实施例的时钟信号选择器的示意图；
[0010]图3A、3B示出的本专利技术实施例的时钟信号选择器的动作波形图；
[0011]图4示出本专利技术另一实施例的相位内插装置的示意图；
[0012]图5A至图5C示出本专利技术实施例的相位内插装置的动作波形图；
[0013]图6示出本专利技术另一实施例的相位内插装置的示意图。
[0014]附图标号说明
[0015]200：时钟信号选择器；
[0016]210、411～413、611～613：选择器；
[0017]220：选择信号产生器；
[0018]400、600：相位内插装置；
[0019]420、620：选择信号产生器；
[0020]430、630：内插运算电路；
[0021]CLK<0>～CLK<3>：时钟信号；
[0022]GS：假信号；
[0023]M1～M3、MXCLK：选中时钟信号；
[0024]MXCLK选中时钟信号；
[0025]OUT：输出时钟信号；
[0026]S1、S2、SEL：选择信号；
[0027]T1～T5：时间点；
[0028]V1、V2、V3：电压值。
具体实施方式
[0029]现将详细地参考本专利技术的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同组件符号在图式和描述中用来表示相同或相似部分。
[0030]请参照图2，图2示出本专利技术实施例的时钟信号选择器的示意图。时钟信号选择器200包括选择器210以及选择信号产生器220。选择器210接收不同相位的多个时钟信号CLK<0>以及CLK<1>。选择器210并根据选择信号S1以选择时钟信号CLK<0>以及CLK<1>的其中之一以产生选中时钟信号MXCLK。选择信号产生器220耦接至选择器210，并用以产生选择信号S1。在本实施例中，当选择器210由选择时钟信号CLK<0>为选中时钟信号MXCLK，变更为选择时钟信号CLK<1>为选中时钟信号MXCLK时，或者，当选择器210由选择时钟信号CLK<1>为选中时钟信号MXCLK，变更为选择时钟信号CLK<0>为选中时钟信号MXCLK时，选择信号产生器220可根据时钟信号CLK<0>以及时钟信号CLK<1>中相位较落后者的转态点以产生设定时间点，并根据所述设定时间点来产生选择信号S1。
[0031]在本实施例中，时钟信号CLK<0>的相位可超前时钟信号CLK<1>的相位。在实施细节中，请同步参照图3A、3B示出的本专利技术实施例的时钟信号选择器的动作波形图。在图3A中，当时钟信号选择器200要使选中时钟信号MXCLK由时钟信号CLK<0>切换为时钟信号CLK<1>时(相位前进模式)，选择信号产生器220可根据时钟信号CLK<0>的转态点(时间点T2)的
一延迟时间后的时间点来作为设定时间点，例如以时钟信号CLK<1>的转态点来作为设定时间点。在本实施例中，选择信号产生器220可根据相位较落后的时钟信号CLK<1>转态至高电压值的时间点T3来做为设定时间点。选择信号产生器220通过使选择信号S1在设定时间点(时间点T3)前为第一电压值V1，并使选择信号S1在设定时间点(时间点T3)后为第二电压值V2。选择器210可根据为第一电压值V1的选择信号S1，以在设定时间点(时间点T3)本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种时钟信号选择器，其特征在于，包括：选择器，接收不同相位的多个时钟信号，所述选择器根据选择信号以选择所述多个时钟信号的其中之一以产生选中时钟信号；以及选择信号产生器，耦接所述选择器，产生所述选择信号，其中，当所述选择器由选择第一时钟信号为所述选中时钟信号，变更为选择第二时钟信号为所述选中时钟信号时，所述选择信号产生器根据所述第一时钟信号以及所述第二时钟信号中相位较落后者的转态点以产生设定时间点，并根据所述设定时间点来产生所述选择信号。2.根据权利要求1所述的时钟信号选择器，其特征在于，所述第一时钟信号的相位超前所述第二时钟信号。3.根据权利要求2所述的时钟信号选择器，其特征在于，所述选择信号产生器设定所述第二时钟信号的转态点为所述设定时间点，在所述设定时间点前使所述选择信号为第一电压值，所述选择信号产生器在所述设定时间点后使所述选择信号为第二电压值；所述选择器在所述选择信号为所述第一电压值时，选择所述第一时钟信号为所述选中时钟信号，所述选择器在所述选择信号为所述第二电压值时，选择所述第二时钟信号为所述选中时钟信号。4.根据权利要求1所述的时钟信号选择器，其特征在于，所述第一时钟信号的相位落后所述第二时钟信号。5.根据权利要求4所述的时钟信号选择器，其特征在于，所述选择信号产生器设定所述第一时钟信号的转态点的一延迟时间后的时间点为所述设定时间点，所述选择信号产生器在所述设定时间点前使所述选择信号为第一电压值，所述选择信号产生器在所述设定时间点后使所述选择信号为第二电压值；其中所述选择器在所述选择信号为所述第一电压值时，选择所述第一时钟信号为所述选中时钟信号，所述选择器在所述选择信号为所述第二电压值时，选择所述第二时钟信号为所述选中时钟信号。6.一种相位内插装置，其特征在于，包括：N级选择器，所述N级...
【专利技术属性】
技术研发人员：陈奕廷，李明达，
申请(专利权)人：扬智科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。